[发明专利]封装基板及其制造方法

说明书

技术领域

本发明涉及一种封装基板的制作方法，特别涉及制造封装基板的电容层特征的方法。

背景技术

通过集成电路的工艺技术演进，集成电路内关于布线密度、传输速率以及防止信号干扰等，可提升整体集成电路效能的相关需求也随之提高。其中，制造完成的集成电路必须通过后段工艺(back end of line，BEOL)以及封装等工艺，将集成电路与实际应用的电子元件间，做电性连接。然而，随着微缩工艺的进步，使得集成电路的体积不断缩减，其中较高阶的封装工艺所制成的封装体多半需应用集成电路载板(IC carrier)中介于集成电路与印刷电路板之间，作为封装基板。概括来说，集成电路载板通过内部线路连接集成电路与印刷电路板，用以沟通集成电路与印刷电路板间的信号，并同时赋予保护电路与散热等功能。由于来自集成电路与印刷电路板的信号需通过集成电路载板传递，因此，集成电路载板传递信号的品质，也对于集成电路整体的效能表现有实质的影响。

目前，市面上的集成电路载板，肇因于制造方法的限制，多数集成电路载板在图样化内部的电容薄膜时，会在电容薄膜形成的孔洞周边产生较为突出的部分，使得后续的工艺所产生的热能或应力易累积于其上，进而可能让电容薄膜所形成的孔洞发生孔裂或损坏。甚或，影响到集成电路载板的品质与良率。由此可见，上述现有的结构，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能有效解决上述问题，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。

发明内容

本发明的一方面是有关于一种封装基板制作方法，其利用先制造电容层的开口，再填入介电层与形成介电层内的通孔，使得介电层可隔绝在介电层的通孔与电容层、第一图样化电路之间。如此一来，可较好地避免电容层的开口在后续的工艺中因有较突出的部分而在其上累积过多的热能或应力，进而减少电容层的开口发生孔裂或损毁的情况。此外，也可让形成在介电层的通孔中的导电材料可较好地避免漏电或产生电容效应。因此，本发明的封装基板制作方法可提升封装基板的良率，降低封装基板的制作成本。

本发明提供一种封装基板制造方法包含提供基底，其中基底包含电容层、设置在电容层的第一侧的多个第一图样化电路以及设置在电容层相对第一侧的第二侧的至少一个第二图样化电路，其中第一图样化电路中两个相邻电路之间具有间隙，暴露电容层的第一区域，且第二图样化电路与第一区域至少部分重合；接下来在第一区域与第二图样化电路重合的部分内移除部分的电容层，以在电容层形成开口连通间隙；接下来在电容层的第一侧形成第一介电层，以填满间隙与开口，并覆盖第一图样化电路；以及部分移除间隙与开口中的第一介电层，以暴露部分第二图样化电路，其中未经移除的第一介电层包覆电容层与第一图样化电路，并定义第一通孔。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含在第一通孔中填入导电材料，以在第一通孔中形成第一导通路径，连接第二图样化电路至第一介电层远离电容层的表面。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含对应第一图样化电路中至少一个部分移除第一介电层，以形成第二通孔暴露第一图样化电路中的对应者。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含在第二通孔中填入导电材料，以在第二通孔中形成第二导通路径，连接第一图样化电路中对应者至第一介电层远离电容层的表面。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含形成第三图样化电路于第一介电层远离电容层的表面，并与第一导通路径及/或第二导通路径至少其中之一相接触。

在本发明一个或多个实施方式中，上述的封装基板的方法可还包含形成导电层在第一介电层远离电容层的表面上优先于部分移除第一介电层的步骤，其中封装基板制造方法可还包含移除导电层的一部分，并与第一介电层共同定义第一通孔。

在本发明一个或多个实施方式中，上述的第二图样化电路在第二侧实质上完全涵盖第一区域。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含在电容层的第二侧形成第二介电层，以覆盖第二图样化电路。