[发明专利]具有低导通电阻的横向功率集成器件

说明书

一种横向功率集成器件包括：源极区和漏极区，它们设置在半导体层内，并且在第一方向上彼此间隔开；漂移区，具有第二导电性，设置在半导体层内并且包围漏极区；沟道区，在第一方向上布置在源极区与漂移区之间；多个平面绝缘场板，它们设置在漂移区之上，并且在第二方向上彼此间隔开；多个沟槽绝缘场板，它们设置在漂移区内；栅绝缘层，形成在沟道区之上；以及栅电极，形成在栅绝缘层之上。沟槽绝缘场板中的每个在第二方向上设置在平面绝缘场板之间。

相关申请的交叉引用

本申请要求于2015年12月31日提交的申请号为10-2015-0191107的韩国专利申请和于2015年12月31日提交的申请号为10-2015-0191115的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种实施例涉及功率半导体器件，更具体地，涉及具有低导通电阻值的横向功率集成器件。

背景技术

具有控制器和驱动器二者功能的集成器件通常称作为智能功率器件。通常，智能功率器件的输出电路可以被设计成包括以高电压操作的功率集成器件，例如，横向双扩散MOS(LDMOS)晶体管。在功率集成器件中，LDMOS晶体管的击穿电压(例如，漏极结击穿电压和栅电介质击穿电压)是直接影响LDMOS晶体管的稳定操作的重要因素。另外，LDMOS晶体管的导通电阻(Ron)值也是影响LDMOS晶体管的电气特性(例如，LDMOS晶体管的电流驱动能力)的重要因素。

为了提高LDMOS晶体管的漏极结击穿电压，必须降低在漏极区与沟道区之间的漂移区的掺杂浓度，或者必须增大与漂移区中电流路径的长度相对应的漂移区中载流子的漂移长度。然而，在这种情况下，可以增大LDMOS晶体管的导通电阻(Ron)，而降低了LDMOS晶体管的电流驱动能力。当漏极区与沟道区之间的漂移区的掺杂浓度增大，或者漂移区的漂移长度减小时，可以减小LDMOS晶体管的导通电阻(Ron)，由此提高LDMOS晶体管的电流驱动能力，然而LDMOS晶体管的漏极结击穿电压可以降低。即，在LDMOS晶体管中，导通电阻和漏极结击穿电压可以具有一种权衡的关系。

发明内容

各种实施例涉及具有低导通电阻值的横向功率集成器件。

根据一个实施例，一种横向功率集成器件包括：源极区和漏极区，它们设置在半导体层内，并且在第一方向上彼此间隔开，其中，半导体层具有第一导电性，其中，源极区和漏极区中的每个具有第二导电性；漂移区，具有第二导电性，设置在半导体层内，并且包围漏极区；沟道区，在第一方向上布置在源极区与漂移区之间；多个平面绝缘场板，它们设置在漂移区之上，并且在第二方向上彼此间隔开，其中，第二方向与第一方向相交；多个沟槽绝缘场板，它们设置在漂移区内，其中，沟槽绝缘场板中的每个在第二方向上设置在平面绝缘场板之间；栅绝缘层，形成在沟道区之上；以及栅电极，形成在栅绝缘层之上。

根据另一个实施例，一种横向功率集成器件包括：源极区和漏极区，它们设置在半导体层内，并且在第一方向上彼此间隔开，其中，半导体层具有第一导电性，其中，源极区和漏极区中的每个具有第二导电性；漏极区，具有第二导电性，并且设置在漂移区内；多个平面绝缘场板，它们设置在漂移区之上，并且在第二方向上彼此间隔开，其中，第二方向与第一方向相交；栅叠层，包括栅绝缘层和栅电极，设置在源极区与漂移区之间的沟道区之上，并且还在漂移区的一部分之上延伸；以及多个栅延伸部，它们从栅电极起延伸至平面绝缘场板之上。

附图说明

鉴于附图和所附具体描述，本发明的各种实施例将变得更加显然，其中：

图1为图示了根据一个实施例的不具有栅电极的横向功率集成器件的布局图；

图2为图示了根据一个实施例的具有栅电极的横向功率集成器件的布局图；

图3为沿着图2的线I-I'截取的剖视图；

图4为沿着图2的线II-II'截取的剖视图；