[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其特征在于具备：

第1存储单元，设定为至少4个阈值电压中的任一个阈值电压；

第1位线，连接于所述第1存储单元；

字线，连接于所述第1存储单元的栅极；及

第1感应放大器，连接于所述第1位线，所述第1感应放大器包括：连接于所述第1位线以对所述第1位线充电的第1晶体管，以及连接于所述第1晶体管的栅极的第1锁存电路；

在将数据写入至所述第1存储单元的程序操作之后，进行验证所述第1存储单元的阈值电压的验证操作，

在对所述字线施加第1电压的第1验证操作的一开始，所述第1锁存电路对所述第1晶体管的所述栅极施加第1控制电压以对所述第1位线充电，

在对所述字线施加比所述第1电压高的第2电压的第2验证操作的一开始，所述第1锁存电路对所述第1晶体管的所述栅极施加第2控制电压以不对所述第1位线充电，

在对所述字线施加比所述第2电压高的第3电压的第3验证操作的一开始，所述第1锁存电路对所述第1晶体管的所述栅极施加所述第1控制电压以对所述第1位线充电。

2.根据权利要求1所述的半导体存储装置，其特征在于更具备：

第2存储单元，设定为至少所述4个阈值电压中的任一个阈值电压；

第2位线，连接于所述第2存储单元；及

第2感应放大器，连接于所述第2位线，所述第2感应放大器包括：连接于所述第2位线以对所述第2位线充电的第2晶体管，以及连接于所述第2晶体管的栅极的第2锁存电路；

在所述第1验证操作的所述一开始，所述第2锁存电路对所述第2晶体管的所述栅极施加所述第2控制电压以不对所述第2位线充电，

在所述第2验证操作的所述一开始，所述第2锁存电路对所述第2晶体管的所述栅极施加所述第1控制电压以对所述第2位线充电，

在所述第3验证操作的所述一开始，所述第2锁存电路对所述第2晶体管的所述栅极施加所述第2控制电压以不对所述第2位线充电。

3.根据权利要求1所述的半导体存储装置，其特征在于：

所述第1验证操作是对应于第1数据的程序操作，

所述第2验证操作是对应于与所述第1数据不同的第2数据的程序操作，

所述第3验证操作是对应于与所述第1数据及所述第2数据不同的第3数据的程序操作，

在将所述数据写入至所述第1存储单元的所述程序操作中，将所述第1数据及所述第3数据的1个数据写入至所述第1存储单元。

4.根据权利要求2所述的半导体存储装置，其特征在于：

所述第1验证操作是对应于第1数据的程序操作，

所述第2验证操作是对应于与所述第1数据不同的第2数据的程序操作，

所述第3验证操作是对应于与所述第1数据及所述第2数据不同的第3数据的程序操作，

在将所述数据写入至所述第1存储单元的所述程序操作中，将所述第1数据及所述第3数据的1个数据写入至所述第1存储单元，且将所述第2数据写入至所述第2存储单元。