[发明专利]带有埋藏的导电带的元件载体

说明书

本发明提供一种元件载体和一种导电带的电接触方法，其中导电带被埋藏在覆盖有导电层的电绝缘结构内。方法包括i)在导电带上方的导电层中形成余隙孔，从而暴露余隙孔下方的电绝缘结构中的至少一部分；ii)选择性地移除电绝缘结构的暴露的材料，从而暴露导电带的顶表面和侧表面；以及iii)用导电材料覆盖顶表面的至少一部分和侧表面的至少一部分。

技术领域

本发明总体涉及待与电子元件一起装配以形成电子组件的元件载体。本发明具体地涉及一种带有埋藏的导电带(conductor track)的元件载体以及电接触埋藏在元件载体内的导电带的方法。

背景技术

高速数字电路信号完整性受诸如在元件载体内形成的导电带和余隙孔(accesshole)的互连结构的粗糙度引起的信号噪声严重限制是常见问题。因此，诸如非常低轮廓铜箔的各种导电层和非粗化促粘处理已经被引入以便处理与电路跟踪(circuit trace)相关的这种问题。

然而，由机械钻孔或激光钻余隙孔限定的垂直互连的粗糙度引起的“偶然”天线效应对信号速度的进一步发展仍然存在严重的障碍。此外，垂直互连已经被确定为关于耐热和耐机械应力的常见弱点。

照惯例，通过激光辐射形成直径在μm范围的余隙孔是高密度互连(HDI)元件载体生产中的关键技术之一。市售的激光钻孔系统通常利用两种激光技术：CO₂激光技术和UV激光技术。

然而，这些激光钻孔方法的应用可能会导致在余隙孔的壁中的瑕疵。例如，在通过传统的CO₂激光束在元件载体内制造余隙孔的过程期间，其中通常存在底切、龟裂、玻璃凸起和槽楔的结构被获得。

这些缺点导致信号噪声并且限制例如高速数字电路的信号完整性。

发明内容

本发明的目的是显著降低噪音、高度改善信号完整性、使元件载体内的高速信号速率进一步提升。

为了实现上述目的，提供一种根据本发明的元件载体以及导电带的导电方法。

根据本发明的示例性实施例，提供一种元件载体，其包括电绝缘结构、被埋藏或嵌入在电绝缘结构内的导电带以及在电绝缘结构上的图案化导电层。此外，元件载体包括余隙孔，其穿过电绝缘结构和图案化导电层延伸并且至少部分地填充有导电材料以覆盖导电带的顶表面的至少一部分和侧表面的至少一部分。

描述的元件载体是基于埋藏在元件载体的电绝缘结构内的导电带可穿过或经由适当的余隙孔容易地进入的想法。由于导电材料至少部分覆盖余隙孔以及导电带的顶表面和侧表面两者，因此良好的和可靠的导电性可在余隙孔的区域内获得。导电材料可通过余隙孔被单独地施加至导电带，以例如使导电带与另一导电带接触。这可提供将存在多个选择以连接导电带或多个导电带的优点。因此，与已知技术相比，接触元件载体内的导电带或多个导电带的灵活性被增大，这导致信号完整性的更好表现，特别是在高频应用的情况下。

根据本发明的另一示例性实施例，提供一种导电带的电接触方法，其中导电带被埋藏在覆盖有导电层的电绝缘结构内。该方法包括：i)在导电带上方的导电层中形成余隙孔，从而暴露余隙孔下方的电绝缘结构的至少一部分；ii)选择性地移除电绝缘结构的暴露材料，从而暴露导电带的顶表面和侧表面；以及iii)用导电材料覆盖顶表面的至少一部分和侧表面的至少一部分。