[发明专利]磁集成电感及磁集成电路

说明书

技术领域

本发明实施例涉及电源领域，并且更具体地，涉及一种磁集成电感及磁集成电路。

背景技术

功率因数校正(Power Factor Correction，PFC)技术主要用来表征电子产品对电能的利用效率。功率因数越高，说明电能的利用效率越高。PFC技术就是用于提高电网中功率因数的技术统称。

目前的电源采用传统的桥式整流和/或电容滤波电路，会使交流电(Alternating Current，AC)输入电流产生严重的波形畸变，如图1所示。目前的电源向电网注入大量的高次谐波，因此功率因数不高，仅有0.6左右，与此同时，注入的大量高次谐波会对电网和其它电气设备造成严重的谐波污染干扰。

增压(Boost)变换器是最常用的PFC拓扑，可以直接用来进行功率因素校正。现有的PFC电路采用并联的三个Boost变换器，能够使得输出滤波电容较小。但是，该PFC电路中的磁性元器件相互独立，所占的体积较大，从而严重影响了整个电源模块的功率密度。

发明内容

本发明实施例提供一种磁集成电感及磁集成电路，该磁集成电感的体积小，并且能够提升电路效率。

第一方面，提供了一种磁集成电感，包括：

两个平行的底板；

两个边柱，每一边柱的一端与所述两个平行的底板中的一个底板相接触，另一端与所述两个平行的底板中的另一个底板相接触，所述两个边柱相互平行，且所述两个边柱相隔离；

N个绕线柱，每一绕线柱的一端与所述两个平行的底板中的一个底板相接触，另一端与所述两个平行的底板中的另一个底板相接触，所述N个绕线柱位于所述两个边柱之间，所述N个绕线柱中的每一绕线柱均与所述两个边柱相互平行，所述N个绕线柱中每两个绕线柱相互隔离，且距离最近的边柱与绕线柱是隔离的，每个绕线柱上包括电感线圈，每个绕线柱的中间位置包括第一气隙；

中柱，所述中柱的一端与所述两个平行的底板中的一个底板相接触，另一端与所述两个平行的底板中的另一个底板相接触，所述中柱设置在两个相邻的绕线柱之间，距离所述中柱最近的绕线柱与所述中柱之间是隔离的，且所述中柱与所述两个边柱相互平行；

其中，N为大于或等于2的正整数。

本发明实施例中，磁集成电感的磁芯设计时，通过共用中柱和边柱可以减少磁芯的体积。另外，通过底板、边柱与中柱的磁通可以相互抵消，进而可以用于降低磁芯损耗，提升电路效率。

结合第一方面，在第一方面的某些实现方式中，每个边柱的中间位置包括第二气隙。这样一方面减少了边柱的横截面积，从而减少了磁芯的体积；另一方面能够增加边柱的磁阻，调节通过边柱和中柱的磁通量，使得在中柱产生更多的磁通抵消，从而能够降低磁芯损耗，提升电路的效率。

可选地，所述第一气隙沿高度方向上具有第一高度，所述第二气隙沿所述高度方向上具有第二高度，且所述第一高度大于所述第二高度；其中，所述高度方向为与所述两个平行的底板垂直的方向，所述第一高度与所述绕线柱的高度的比值小于1/2。

结合第一方面，在第一方面的某些实现方式中，所述第一气隙包括m个第三气隙，所述第三气隙沿高度方向上具有第三高度，所述第二气隙沿所述高度方向上具有第二高度，且所述第三高度乘以m的值大于所述第二高度；其中，所述高度方向为与所述两个平行的底板垂直的方向，m为大于或等于2的正整数。

这样，可以减小气隙边缘向外辐射的漏磁通范围，进而减少漏磁通的磁力线对电感线圈切割的范围，从而降低电感线圈的涡流损耗。

可选地，所述m个第三气隙中的每两个相邻的第三气隙之间为磁柱片，所述磁柱片沿高度方向上具有第四高度，其中，所述第四高度等于或小于所述第三高度。

结合第一方面，在第一方面的某些实现方式中，所述边柱中靠近相邻的第一绕线柱的一侧沿平行于底板的切面为弧形结构，所述弧形结构的开口朝向所述第一绕线柱，所述第一绕线柱的一部分位于所述弧形结构形成的容纳部内。这样，边柱能够贴合包围电感线圈，从而可以减小漏磁通，进而能够抑制EMI。

结合第一方面，在第一方面的某些实现方式中，所述中柱相对的两侧分别与两个不同的绕线柱相邻，所述中柱中相对的两侧沿平行于底板的切面均为弧形结构，每一所述弧形结构的开口均朝向相邻的绕线柱，且相邻的绕线柱的一部分位于对应的所述弧形结构形成的容纳部内。

结合第一方面，在第一方面的某些实现方式中，所述N个高度相等的绕线柱中，每两个相邻的绕线柱上的电感线圈的绕向相反。这样绕向反向能够使得磁通在磁芯的大部分公共磁路上相互抵消，从而能够减少铁芯损耗。