[发明专利]一种曲面上精密薄膜电路制作方法

说明书

技术领域

本发明属于混合集成电路技术领域，具体涉及一种曲面上精密薄膜电路制作方法。

背景技术

随着智能终端、武器装备等向信息化、多功能化发展，有限的空间内需要集成的电子功能模块越来越多，空间越来越拥挤。为了更有效地利用有限的空间，研究人员提出了结构电路一体化的方案，即在结构件、绝缘件、隔离件等等传统上不承载功能电路的地方尽可能的集成功能电路，而这些功能件的表面往往是一个曲面，因此结构电路一体化要求在曲面上制作可靠的电路，传统上基于光刻技术的平面电路制作工艺在曲面上已不再适用。

目前，在曲面上制作电路主要有三种方法：一是采用激光剥离减成法工艺，即先大面淀积所需金属层，然后用激光把电路以外的金属烧蚀掉，这种工艺虽然灵活性高，但需要烧蚀掉大面积金属，速度慢，精度也不够高，且容易损伤基材，同时对于含金电路而言，这种减成法工艺大大增加了成本；第二种方法是采用激光直写加化学镀的加成法工艺，即首先在分散了活性金属颗粒的有机材料表面用激光写出电路图形，激光照射过的区域表层有机材料挥发，露出活性金属颗粒，然后以活性金属颗粒为敏化剂或还原剂进行化学镀，这样激光写过的区域就形成了电路图形。这种方法灵活性高，成本低，便于大批量生产，但电路精度较差，且其基材受限于分散金属颗粒的有机材料；第三种方法是采用微接触印刷的减成法工艺，即先大面积淀积所需金属层，再采用微接触印刷形成有机分子掩膜，然后腐蚀掉非掩膜区域形成所需电路。这种方法虽然简便，但因其属于减成法工艺，导致对含金电路而言金浪费严重，成本很高(通常情况下，电路区域面积要远远小于非电路区域面积)。

薄膜电路相对于厚膜电路、印制板电路等的可靠性高、精度高，很适合高频高带宽应用，薄膜电路的工艺特点也非常适合应用于结构电路一体化，但薄膜电路通常含金，特别是在特殊应用场合，金层厚度还比较厚，因此希望采用加成法工艺制作金层以减少金的浪费。

另外，在某些特殊领域，结构件、绝缘件、隔离件等需采用强度、耐温、绝缘性等综合性能好的陶瓷材料，要在其表面制作精密薄膜电路实现结构电路一体化，上述的曲面电路制作方案均面临诸多缺陷。

发明内容

本发明所要解决的技术问题是：提供一种简便可靠的曲面上精密薄膜电路制作方法。

为解决上述技术问题，本发明所采用的技术方案为：一种曲面上精密薄膜电路制作方法，包括以下步骤：a)在需要制作电路的工件表面一次性溅射或蒸发多层电路金属层和由内到外为Cr/Cu的双金属辅助层；b)在双金属辅助层上表面对应于需要腐蚀掉的多层电路金属层的位置上微接触印刷烷烃硫醇分子形成腐蚀双金属辅助层的掩膜；c)腐蚀掉烷烃硫醇分子掩膜保护区域外的双金属辅助层；d)脱附烷烃硫醇分子掩膜；e)腐蚀掉剩余双金属辅助层的金属Cu，形成Cr掩膜；f)以剩余辅助层的Cr为掩膜对多层电路金属层电镀金；g)以电镀的金为掩膜腐蚀掉剩余双金属辅助层的金属Cr以及金掩膜外的多层电路金属层，形成所需薄膜电路。

作为一种优选的方案，所述工件材料为陶瓷、或聚酰亚胺、或聚醚醚酮，所述工件表面粗糙度小于100nm。

作为一种优选的方案，所述的多层电路金属层和双金属辅助层溅射或蒸发后用高纯惰性气体保护备用。

作为一种优选的方案，所述的多层电路金属层由内到外为Cr/Cu、或Cr/Cu/Ni、或Ti/Cu、或TiW/Ni、或TiW/Cu，其中Cr、Ti、TiW金属的厚度在30nm～200nm之间，其他金属的厚度在0.1μm～10μm之间；所述双金属辅助层中Cr层厚度在30nm～200nm之间，所述双金属辅助层中Cu层厚度在50nm～1000nm之间。

作为一种优选的方案，所述的多层电路金属层中Cr、Ti、TiW金属的厚度为80nm，所述的多层电路金属层中其他电路层金属的厚度为3μm；所述双金属辅助层中Cr层厚度为100nm，所述双金属辅助层中Cu层厚度为200nm。

作为一种优选的方案，所述微接触印刷所用母版为聚二甲基硅氧烷凹版，微接触印刷的烷烃硫醇为碳原子数在16～22之间的正烷烃硫醇，印刷方式为滚动印刷或贴附印刷。

作为一种优选的方案，腐蚀双金属辅助层的Cu采用有机大分子腐蚀液；腐蚀双金属辅助层的Cr用盐酸腐蚀液，腐蚀时用不锈钢镊子轻触Cr表面。

作为一种优选的方案，微接触印刷的烷烃硫醇为碳原子数在18的正烷烃硫醇；所述有机大分子腐蚀液为3-硝基苯磺酸-聚乙烯胺腐蚀液。

作为一种优选的方案，以Cr为掩膜电镀金时，镀金液为氰化物镀金液，镀金阳极为金箔或金片。