[发明专利]一种FPGA中通用成帧规程GFP帧的封装方法及装置

说明书

本发明公开了一种FPGA中通用成帧规程GFP帧的封装方法及装置。该方法包括：在随机存储器中待封装报文写入的起始地址前预留核心信头的地址；将待封装报文从起始地址依序写入随机存储器，并获取写入的结束地址；根据起始地址和结束地址计算待封装报文的长度；将待封装报文的长度写入预留核心信头的地址中，实现GFP帧的封装。本发明采用一个随机存储器即可实现GFP帧的封装，可以有效减少FPGA中逻辑资源的使用，同时使得控制逻辑更加简单，降低逻辑的复杂度，便于调试和维护。

技术领域

本发明涉及通信技术领域，尤其涉及一种FPGA中通用成帧规程GFP帧的封装方法及装置。

背景技术

FPGA(Field－Programmable Gate Array，即现场可编程门阵列)在通信领域中应用时，有时需要将各种报文封装为GFP(Generic Framing Procedure，通用成帧规程)帧。如图1所示，由于GFP在包头位置有4个字节的核心信头，其中包含了两个字节的净荷长度指示(PLI)，因此在发送GFP帧之前，必须先知道报文长度，才能填入GFP帧头。

如图2所示，目前封装发送GFP帧的方法中，先将输入的报文缓存在一个缓存FIFO(First Input First Output，先入先出队列)中，在报文缓存进FIFO的同时对报文长度进行计数，当报文结束时就得到了报文的长度。将得到的报文长度作为核心信头写入另一个输出用FIFO，然后再从缓存FIFO中读出已缓存的报文并写入输出用FIFO。这样就在输出用FIFO中得到了一个包头含有净荷长度指示、随后是报文数据的GFP帧。当封装处理逻辑将一个完整的GFP帧写入输出用FIFO之后，将一个GFP帧写入计数器加1，输出用FIFO的读出处理逻辑若判断到写入计数器大于读出计数器，这时输出用FIFO中应有完成的GFP帧，于是读出逻辑将输出用FIFO中的GFP帧读出并发送出去。

然而上述GFP帧封装方法中，在FPGA资源使用方面，需要至少两个FIFO，需要占用不少FPGA的逻辑资源；在逻辑控制方面需要实现两个FIFO的控制，增加了逻辑复杂度以及调试和维护的难度；特别是从输出用FIFO中读出的控制逻辑，需要通过两个计数器的差值来间接判断输出用FIFO中是否有完整的GFP帧，而无法直接判断FIFO中是否已有完整的GFP帧，致使读取的可靠性较低。

发明内容

本发明提供一种FPGA中通用成帧规程GFP帧的封装方法及装置，用以解决现有技术中采用两个FIFO封装GFP帧时，占用过多FPGA逻辑资源，同时逻辑复杂度以及调试和维护难度较高的问题。

为实现上述发明目的，本发明采用下述的技术方案：

依据本发明的一个方面，提供一种FPGA中通用成帧规程GFP帧的封装方法，包括：

在随机存储器中待封装报文写入的起始地址前预留核心信头的地址；

将所述待封装报文从所述起始地址依序写入所述随机存储器，并获取写入的结束地址；

根据所述起始地址和结束地址计算所述待封装报文的长度；

将所述待封装报文的长度写入所述预留核心信头的地址中，实现所述GFP帧的封装。

进一步地，所述方法还包括：

从所述随机存储器中读取所述GFP帧时，将报文的读出地址与所述结束地址进行对比；当对比结果不一致时，则从所述随机存储器中继续读取报文，直至对比结果一致为止。

进一步地，所述将所述待封装报文从所述起始地址依序写入所述随机存储器时，若写到所述随机存储器的最大地址时，则从所述随机存储器最低地址开始继续写入。

进一步地，所述在随机存储器中待封装报文写入的起始地址前预留核心信头的地址，具体包括：

获取上一个GFP帧的结束地址；