[发明专利]FinFET器件及其形成方法

说明书

技术领域

本发明实施例涉及FinFET器件及其形成方法。

背景技术

半导体集成电路(IC)产业经历了指数增长。IC材料和设计的技术进步产生了数代IC，其中，每代都具有比前代更小且更复杂的电路。在IC发展过程中，功能密度(即每芯片面积上互连器件的数量)通常增大了而几何尺寸(即，使用制造工艺可以制造的最小元件(或线))减小了。这种按比例缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。

这种按比例缩小工艺还增加了处理和制造IC的复杂性并且，为了实现这些进步，需要IC处理和制造方面的相似进步。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管以代替平面晶体管。尽管形成FINFET器件的现有FINFET器件和方法已通常满足它们的期望目的，但是它们还不能完全满足所有方面的要求。例如，在紧邻的栅极之间填充绝缘材料而不生成空隙是相当困难的，并且因此减小了FinFET器件的性能。期望在这个领域有所改进。

发明内容

根据本发明的一个实施例，提供了一种FinFET器件，包括：衬底，具有在第一方向上延伸的至少一个第一鳍和至少一个第二鳍；第一栅极，在不同于所述第一方向的第二方向上延伸且横跨所述至少一个第一鳍，第二栅极，在所述第二方向上延伸且横跨所述至少一个第二鳍，其中，所述第一栅极和所述第二栅极的端面向彼此；以及在所述第一方向上延伸的单一间隔壁，位于所述第一栅极和所述第二栅极的所述端之间且与所述第一栅极和所述第二栅极的每个的栅极介电材料物理接触。

根据本发明的另一实施例，还提供了一种形成FinFET器件的方法，包括：提供衬底，所述衬底具有位于所述衬底上的至少一个第一鳍和至少一个第二鳍且具有形成为覆盖所述至少一个第一鳍和所述至少一个第二鳍的下部的隔离层；在所述至少一个第一鳍和所述至少一个第二鳍之间形成条形图案；在所述条形图案旁边形成两个间隔壁；去除所述条形图案以及去除所述间隔壁的一个间隔壁；分别横跨所述至少一个第一鳍和所述至少一个第二鳍形成第一伪栅极和第二伪栅极，其中，所述第一伪栅极和所述第二伪栅极端对端地布置且位于剩余的所述间隔壁旁边；在所述第一伪栅极和所述第二伪栅极以及所述间隔壁周围形成介电层；去除所述第一伪栅极和所述第二伪栅极以在所述介电层中形成第一沟槽和第二沟槽；以及在所述第一沟槽和所述第二沟槽中形成第一栅极和第二栅极。

根据本发明的又一实施例，还提供了一种FinFET器件，包括：衬底，具有位于第一区域中的第一鳍和第二鳍以及位于第二区域中的第三鳍和第四鳍；第一栅极和第二栅极，分别横跨所述第一鳍和所述第二鳍，其中，所述第一栅极和所述第二栅极的端面向彼此；第三栅极和第四栅极，分别横跨所述第三鳍和所述第四鳍，其中，所述第三栅极和所述第四栅极的端面向彼此；间隔壁，位于所述第一栅极的所述端面和所述第二栅极的所述端面之间以及位于所述第三栅极的所述端面和所述第四栅极的所述端面之间；以及两个间隔件，位于所述间隔壁旁边，其中，所述间隔件的一个位于所述第一栅极和所述第三栅极之间，以及所述间隔件的另一个位于所述第二栅极和所述第四栅极之间。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。

图1A至图1I是根据一些实施例的形成FinFET器件的方法的示意性立体图。

图2至图4是根据可选实施例的FinFET器件的示意性立体图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。