[发明专利]存储器装置、静态随机存取存储器阵列及其制造方法

说明书

本公开提供一种存储器装置、静态随机存取存储器阵列及其制造方法。静态随机存取存储器阵列包括第一、第二SRAM迷你阵列以及一SRAM冗余阵列。第一SRAM迷你阵列包括位于SRAM阵列的第一列中的第一多功能性SRAM单元，第一多功能性SRAM单元的每一个是共用第一位元线。第二SRAM迷你阵列包括位于上述第一列中的第二多功能性SRAM单元，第二多功能性SRAM单元的每一个是共用第二位元线，第一、第二位元线是分别独立受到控制。SRAM冗余阵列是介于第一、第二SRAM迷你阵列之间，SRAM冗余阵列包括位于上述第一列中的多个SRAM阵列邻接冗余单元，第一位元线的第一终端与第二位元线的第二终端是设置于SRAM冗余阵列中。

技术领域

本发明涉及静态随机存取存储器阵列，特别涉及一种具有至少两个静态随机存取存储器迷你阵列以及设置于两个静态随机存取存储器迷你阵列间的静态随机存取存储器冗余阵列的静态随机存取存储器阵列。

背景技术

静态随机存取存储器是常用于集成电路中。静态随机存取存储器单元具有不需要刷新即可保存数据的优点。随着集成电路对于速度的要求越来越高，静态随机存取存储器单元的读取速度以及写入速度亦变得更加重要。随着静态随机存取存储器单元的尺寸日益缩小，使得上述的要求更难以实现。举例来说，形成于静态随机存取存储器单元的字元线以及位元线的金属线的薄膜电阻将变得更高，因此静态随机存取存储器单元的字元线以及位元线的RC延迟将增加，将无法改善读取速度以及写入速度。

当进入纳米时代时，静态随机存取存储器单元的尺寸将可被作的非常大以增加静态随机存取存储器单元的效能。然而，这将带来两个问题。第一，每个位元线必须连接至静态随机存取存储器单元的更多行，如此将诱发更高的位元线金属耦合电容值(bit-linemetal coupling capacitance)，使得差动位元线(位元线以及反相位元线)的差动速度将被降低。第二，每个字元线亦必须连接至静态随机存取存储器单元的更多列，将导致字元线变长，使得电阻值变大并增加RC延迟。

发明内容

本发明一实施例提供一种静态随机存取存储器阵列，包括一第一静态随机存取存储器迷你阵列、一第二静态随机存取存储器迷你阵列以及一静态随机存取存储器冗余阵列。第一静态随机存取存储器迷你阵列包括位于静态随机存取存储器阵列的一第一列中的一第一多功能性静态随机存取存储器单元，其中第一多功能性静态随机存取存储器单元的每一个是共用一第一位元线。第二静态随机存取存储器迷你阵列包括位于第一列中的一第二多功能性静态随机存取存储器单元，其中第二多功能性静态随机存取存储器单元的每一个是共用一第二位元线，第一位元线以及第二位元线是分别独立受到控制。静态随机存取存储器冗余阵列是介于第一静态随机存取存储器迷你阵列以及第二静态随机存取存储器迷你阵列之间，其中静态随机存取存储器冗余阵列包括位于第一列中的多个静态随机存取存储器阵列邻接冗余单元，第一位元线的一第一终端以及第二位元线的一第二终端是设置于静态随机存取存储器冗余阵列中。

本发明另一实施例提供一种存储器装置，包括一第一功能性存储器单元、一第一冗余存储器单元、一第二冗余存储器单元以及一第二功能性存储器单元。第一功能性存储器单元是位于一存储器阵列的一列中，其中第一功能性存储器单元包括一第一位元线以及一第一反相位元线的第一部分。第一冗余存储器单元是位于上述列中，并相邻于第一功能性存储器单元，其中第一位元线以及上述第一反相位元线的第二部分是设置于第一冗余存储器单元中。第二冗余存储器单元是位于上述列中，并相邻于第一冗余存储器单元。第二功能性存储器单元是位于上述列中，并相邻于第二冗余存储器单元，其中第二功能性存储器单元包括一第二位元线以及一第二的第一部分，第二位元线以及第二反相位元线的第二部分是设置于第二冗余存储器单元中，第一位元线是与第二位元线物理性地分离，以及第一反相位元线是与第二反相位元线物理性地分离。