[发明专利]多堆叠的多输出封装件中的晶圆级屏蔽罩及其形成方法在审
申请号: | 201610715411.8 | 申请日: | 2016-08-24 |
公开(公告)号: | CN106601716A | 公开(公告)日: | 2017-04-26 |
发明(设计)人: | 陈威宇;陈宪伟;苏安治;王若梅;杨天中 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/52 | 分类号: | H01L23/52;H01L23/552;H01L23/31;H01L21/768;H01L21/60 |
代理公司: | 北京德恒律治知识产权代理有限公司11409 | 代理人: | 章社杲,李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 堆叠 输出 封装 中的 晶圆级 屏蔽 及其 形成 方法 | ||
1.一种器件封装件,包括:
器件管芯;
模塑料,围绕所述器件管芯;
导电贯通孔(TIV),延伸穿过所述模塑料;以及
电磁干扰(EMI)屏蔽罩,设置在所述模塑料上方并且沿着所述模塑料的侧壁延伸,其中,所述导电贯通孔接触所述电磁干扰屏蔽罩并且将所述电磁干扰屏蔽罩电连接至外部连接件,并且其中,所述外部连接件和所述电磁干扰屏蔽罩设置在所述器件管芯的相对侧上。
2.根据权利要求1所述的器件封装件,其中,所述外部连接件将所述电磁干扰屏蔽罩电连接至地。
3.根据权利要求1所述的器件封装件,还包括设置在所述电磁干扰屏蔽罩和所述器件管芯之间的聚合物层,其中,所述导电贯通孔延伸穿过所述聚合物层。
4.根据权利要求1所述的器件封装件,还包括设置在所述电磁干扰屏蔽罩和所述器件管芯之间的聚合物层,其中,所述电磁干扰屏蔽罩延伸穿过所述聚合物层。
5.根据权利要求1所述的器件封装件,其中,所述电磁干扰屏蔽罩接触所述模塑料的顶面。
6.根据权利要求1所述的器件封装件,其中,所述电磁干扰屏蔽罩横向延伸经过所述模塑料。
7.一种器件封装件,包括:
第一封装层级,包括:
第一器件管芯;
第一模塑料,沿着所述第一器件管芯的侧壁延伸;
第一导电贯通孔(TIV),延伸穿过所述第一模塑料;和
第一多输出再分布层(RDL),位于所述第一封装层级上方;
第二封装层级,位于所述第一多输出再分布层上方,所述第二封装层级包括:
第二器件管芯;
第二模塑料,沿着所述第二器件管芯的侧壁延伸;和
第二导电贯通孔,延伸穿过所述第二模塑料;以及
电磁干扰(EMI)屏蔽罩,设置在所述第二封装层级上方并且沿着所述第二封装层级的侧壁延伸,其中,所述电磁干扰屏蔽罩接触所述第二导电贯通孔,并且其中,所述第一导电贯通孔、所述第一多输出再分布层和所述第二导电贯通孔将所述电磁干扰屏蔽罩电连接至地。
8.根据权利要求7所述的器件封装件,其中,所述电磁干扰屏蔽罩还接触所述第二模塑料的顶面。
9.根据权利要求7所述的器件封装件,还包括位于所述第二封装层级上方的聚合物层,其中,所述电磁干扰屏蔽罩延伸穿过所述聚合物层。
10.一种用于形成器件封装件的方法,包括:
在载体衬底上方形成第一导电贯通孔(TIV);
将第一器件管芯附接至所述载体衬底,其中,所述第一器件管芯设置在所述第一导电贯通孔中的相邻导电贯通孔之间;
围绕所述第一器件管芯和所述第一导电贯通孔形成第一模塑料;
暴露所述第一导电贯通孔;以及
在所述第一器件管芯上方形成电磁干扰(EMI)屏蔽罩并且所述电磁干扰屏蔽罩沿着所述第一模塑料的侧壁延伸,其中,所述电磁干扰屏蔽罩接触所述第一导电贯通孔,并且其中,所述第一导电贯通孔将所述电磁干扰屏蔽罩电连接至外部连接件,所述外部连接件形成在所述第一器件管芯的与所述电磁干扰屏蔽罩相对的侧部上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610715411.8/1.html,转载请声明来源钻瓜专利网。