[发明专利]多堆叠的多输出封装件中的晶圆级屏蔽罩及其形成方法

说明书

技术领域

本发明的实施例涉及半导体领域，更具体地涉及多堆叠的多输出封装件中的晶圆级屏蔽罩及其形成方法。

背景技术

在常规的封装技术的方面中，诸如多堆叠的多输出(fan-out，又称为“扇出”)封装件，再分布层(RDL)可形成在管芯上方且电连接至管芯中的有源器件。然后，可形成外部输入/输出(I/O)焊盘(诸如，凸块下金属(UBM)上的焊料球)以通过RDL电连接至管芯。该封装技术的有利特征在于，有可能形成多输出封装件。因此，管芯上的I/O焊盘可再分布至比管芯大的区域，因此，可增加管芯的表面上封装的I/O焊盘的数量。

在这种封装技术中，可围绕管芯形成模塑料以提供支撑多输出互连结构的表面区域。例如，RDL通常包括形成在管芯和模塑料上方的一个或多个聚合物层。导电部件(例如，导电线和/或通孔)形成在聚合物层中并且将管芯上的I/O焊盘电连接至RDL上方的外部I/O焊盘。外部I/O焊盘可设置在管芯和模塑料两者上方。

发明内容

本发明的实施例提供了一种器件封装件，包括：器件管芯；模塑料，围绕所述器件管芯；导电贯通孔(TIV)，延伸穿过所述模塑料；以及电磁干扰(EMI)屏蔽罩，设置在所述模塑料上方并且沿着所述模塑料的侧壁延伸，其中，所述导电贯通孔接触所述电磁干扰屏蔽罩并且将所述电磁干扰屏蔽罩电连接至外部连接件，并且其中，所述外部连接件和所述电磁干扰屏蔽罩设置在所述器件管芯的相对侧上。

本发明的实施例还提供了一种器件封装件，包括：第一封装层级，包括：第一器件管芯；第一模塑料，沿着所述第一器件管芯的侧壁延伸；第一导电贯通孔(TIV)，延伸穿过所述第一模塑料；和第一多输出再分布层(RDL)，位于所述第一封装层级上方；第二封装层级，位于所述第一多输出再分布层上方，所述第二封装层级包括：第二器件管芯；第二模塑料，沿着所述第二器件管芯的侧壁延伸；和第二导电贯通孔，延伸穿过所述第二模塑料；以及电磁干扰(EMI)屏蔽罩，设置在所述第二封装层级上方并且沿着所述第二封装层级的侧壁延伸，其中，所述电磁干扰屏蔽罩接触所述第二导电贯通孔，并且其中，所述第一导电贯通孔、所述第一多输出再分布层和所述第二导电贯通孔将所述电磁干扰屏蔽罩电连接至地。

本发明的实施例还提供了一种用于形成器件封装件的方法，包括：在载体衬底上方形成第一导电贯通孔(TIV)；将第一器件管芯附接至所述载体衬底，其中，所述第一器件管芯设置在所述第一导电贯通孔中的相邻导电贯通孔之间；围绕所述第一器件管芯和所述第一导电贯通孔形成第一模塑料；暴露所述第一导电贯通孔；以及在所述第一器件管芯上方形成电磁干扰(EMI)屏蔽罩并且所述电磁干扰屏蔽罩沿着所述第一模塑料的侧壁延伸，其中，所述电磁干扰屏蔽罩接触所述第一导电贯通孔，并且其中，所述第一导电贯通孔将所述电磁干扰屏蔽罩电连接至外部连接件，所述外部连接件形成在所述第一器件管芯的与所述电磁干扰屏蔽罩相对的侧部上。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部件。实际上，为了清楚地讨论，可以任意地增加或减小各种部件的尺寸。

图1至图13B示出了根据一些实施例的制造器件封装件的各个中间阶段的截面图。

图14和图15示出了根据一些实施例的制造器件封装件的各个中间阶段的截面图。

图16至图21示出了根据一些实施例的制造器件封装件的各个中间阶段的截面图。

图22示出了根据一些实施例的制造器件封装件的工艺流程。

具体实施方式

下列公开内容提供了用于实现本发明的不同特征的多种不同实施例或实例。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括附加的部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。