[发明专利]在半导体器件中制造自对准接触件的方法

说明书

本发明的实施例提供了一种半导体器件，包括：设置在衬底上方的栅极结构和设置在栅极结构的两侧壁上的侧壁间隔件。侧壁间隔件包括至少四个间隔件层，包括从栅极结构顺序堆叠的第一至第四间隔件层。本发明的实施例还提供了在半导体器件中制造自对准接触件的方法。

技术领域

本发明涉及一种用于制造半导体器件的方法，并且尤其涉及用于自对准源极/漏极(S/D)接触件的结构及制造方法。

背景技术

随着半导体器件的尺寸的减小，例如，自对准接触件(SAC)广泛地用于制造更靠近场效应晶体管(FET)中的栅极结构布置的源极/漏极接触件。通常，通过图案化层间介电(ILD)层来制造SAC，在该层间介电层下面，接触蚀刻停止层(CESL)形成在具有侧壁间隔件的栅极结构上方。ILD层的最初的蚀刻停止在CESL处，并且然后，蚀刻CESL以形成SAC。随着器件密度增加(即，半导体器件的尺寸减小)，侧壁间隔件的厚度变得更薄，这可能导致S/D接触件与栅电极之间的短路。因此，需要在S/D接触件与栅电极之间提供提高的电隔离的SAC结构及制造工艺。

发明内容

本发明的实施例提供了一种半导体器件，包括：栅极结构，设置在衬底上方；以及侧壁间隔件，设置在所述栅极结构的两侧壁上，其中：所述侧壁间隔件包括至少四个间隔件层，包括从所述栅极结构顺序堆叠的第一间隔件层至第四间隔件层。

本发明的实施例还提供了一种制造半导体器件的方法，所述方法包括：在衬底上方形成栅极结构；在所述栅极结构的侧壁上形成第一侧壁间隔件层；在所述第一侧壁间隔件层上形成作为第二侧壁间隔件层的氧化物层；在所述第二侧壁间隔件层上形成第三侧壁间隔件层；以及在所述第三侧壁间隔件层和所述衬底上形成接触蚀刻停止层。

本发明的实施例还提供了一种制造半导体器件的方法，所述方法包括：在衬底上方形成用于n沟道晶体管的第一伪栅极结构，所述第一伪栅极结构上设置有掩模层；在所述第一伪栅极结构上方形成第一绝缘层；注入第一离子穿过用于所述n沟道晶体管的第一绝缘层；在所述第一绝缘层上方形成第二绝缘层；在所述第二绝缘层上方形成第三绝缘层；蚀刻所述第一绝缘层至第三绝缘层，从而在所述第一伪栅极结构的侧壁上形成第一n-侧壁间隔件层；在所述第一n-侧壁间隔件层的侧部上的衬底中形成第一源极/漏极结构；在形成所述第一源极/漏极结构之后，从所述第一n-侧壁间隔件层去除所述第三绝缘层；在所述第一n-侧壁间隔件层上形成作为第二侧壁间隔件层的氧化物层；在所述第二侧壁间隔件层上形成第三n-侧壁间隔件层；以及在所述第三n-侧壁间隔件层和所述衬底上形成接触蚀刻停止层。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1A示出了根据本发明的一个实施例的在形成伪栅极结构之后的Fin FET的示例性透视图，并且图1B示出了在形成伪栅极结构之后的平面型FET的示例性透视图。

图2A至图11B示出了根据本发明的一个实施例的说明半导体器件的连续的制造工艺的示例性截面图。

图12A和图12B示出了根据本发明的一个实施例的S/D接触孔部分的放大的截面图。

具体实施方式

应当理解，以下公开内容提供了许多不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实施例或实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，元件的尺寸不限制于公开的范围或数值，但是可以取决于工艺条件和/或期望的器件性能。此外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，也可以包括插在第一部件和第二部件之间形成的附加部件使得第一部件和第二部件不直接接触的实施例。为了简化和清楚，可以以不同的尺寸任意地绘制各个部件。