[发明专利]半导体器件结构及其形成方法

说明书

本发明的实施例提供了一种半导体器件结构。半导体器件结构包括具有第一源极区域、第二源极区域、第一漏极区域、和第二漏极区域的衬底。半导体器件结构包括位于衬底上方并且介于第一源极区域和第一漏极区域之间的第一栅极结构。半导体器件结构包括位于衬底上方并且介于第二源极区域和第二漏极区域之间的第二栅极结构。第一栅极结构的第一厚度大于第二栅极结构的第二厚度。第一栅极结构的第一栅极宽度小于第二栅极结构的第二栅极宽度。本发明的实施例还提供了半导体器件结构的形成方法。

技术领域

本发明的实施例涉及半导体领域，更具体地涉及半导体器件结构及其形成方法。

背景技术

在诸如个人电脑、手机、数码相机、和其它电子设备的各种电子应用中使用半导体器件。半导体器件通常通过在半导体衬底上方依次沉积绝缘层或介电层、导电层、和半导体层、并且使用光刻图案化各种材料层以形成电路组件和元件制造。

提高半导体器件性能的重要驱动因素之一是电路的更高水平的集成。这是通过小型化或缩小给定的芯片上的器件尺寸实现的。容差在能够缩小芯片的尺寸方面起着重要的作用。

然而，尽管形成半导体器件的现有的制造工艺一般都足够用于其预期目的，但是随着器件不断按比例缩小，它们没有在所有方面都完全令人满意。

发明内容

本发明的实施例提供一种半导体器件结构，包括：衬底，所述衬底具有第一源极区域、第二源极区域、第一漏极区域和第二漏极区；第一栅极结构，所述第一栅极结构位于所述衬底上方并且介于所述第一源极区域和所述第一漏极区域之间；以及第二栅极结构，所述第二栅极结构位于所述衬底上方并且介于所述第二源极区域和所述第二漏极区域之间，其中，所述第一栅极结构的第一厚度大于所述第二栅极结构的第二厚度，并且所述第一栅极结构的第一栅极宽度小于所述第二栅极结构的第二栅极宽度。

本发明的实施例还提供一种半导体器件结构，包括：衬底，所述衬底具有第一源极区域、第二源极区域、第一漏极区域和第二漏极区域；第一栅极堆叠件，所述第一栅极堆叠件位于所述衬底上方并且介于所述第一源极区域和所述第一漏极区域之间；第二栅极堆叠件，所述第二栅极堆叠件位于所述衬底上方并且介于所述第二源极区域和所述第二漏极区域之间，其中，所述第一栅极堆叠件的第一栅极宽度小于所述第二栅极堆叠件的第二栅极宽度；第一间隔件，所述第一间隔件围绕所述第一栅极堆叠件；以及第二间隔件，所述第二间隔件围绕所述第二栅极堆叠件，其中，所述第一间隔件的第一厚度大于所述第二间隔件的第二厚度。

本发明的实施例还提供一种用于形成半导体器件结构的方法，包括：在衬底上方形成导电层，其中，所述导电层具有第一厚部和比所述第一厚部薄的第一薄部；在所述导电层上方形成第一掩模层，其中，所述第一掩模层具有第一带状部和第二带状部，所述第二带状部比所述第一带状部宽，所述第一带状部位于所述第一厚部上方，并且所述第二带状部位于所述第一薄部上方；以及实施第一各向异性蚀刻工艺以去除由所述第一掩模层暴露的所述导电层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的实施例。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图1J是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的俯视图。

图1A-1至图1J-1是根据一些实施例的示出了分别沿着图1A至图1J中的截面线Ⅰ-Ⅰ’的半导体器件结构的截面图。

图1C-2至图1D-2是根据一些实施例的示出了分别沿着图1C至图1D中的截面线Ⅱ-Ⅱ’的半导体器件结构的截面图。

图1C-3至图1D-3是根据一些实施例的示出了分别沿着图1C至图1D中的截面线Ⅲ-Ⅲ’的半导体器件结构的截面图。

图2A是根据一些实施例的图1B的半导体器件结构的透视图。