[发明专利]用于FINFET的源极和漏极工艺

说明书

FinFET包括衬底、鳍结构、介电层、金属栅极、两个间隔件、源极和漏极。该鳍结构设置在衬底上。该介电层设置在鳍结构上并且覆盖鳍结构的两个相对侧面。该介电层包括突出于鳍结构的侧面的两个第一部分，从而使得在介电层中形成两个相对第一凹槽。金属栅极设置在介电层的夹在第一部分之间的第二部分上。该间隔件设置在介电层的第一部分上并且分别突出于介电层的第一部分，从而使得在间隔件中形成两个第二凹槽。源极和漏极分别设置在衬底上的第一凹槽和第二凹槽中。本发明的实施例还涉及用于FinFET的源极和漏极工艺。

技术领域

本发明的实施例涉及集成电路器件，更具体地，涉及用于FinFET的源极和漏极工艺。

背景技术

半导体集成电路(IC)工业已经经历了快速增长。在IC演化过程中，功能密度(定义为每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。但是，这种按比例缩小已经增加了处理和制造IC的复杂性。为了实现这些进步，需要IC制造中的类似发展。

例如，随着半导体IC工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维(3D)器件的发展。然而，现有的FinFET器件和制造FinFET器件的方法的不是在所有方面都已完全令人满意。

发明内容

本发明的实施例提供了一种用于制造FinFET的方法，所述方法包括：在衬底上形成鳍结构；在所述鳍结构的顶面和两个侧面上形成介电层，其中，所述侧面连接至所述顶面的两个相对边缘，并且所述鳍结构和所述介电层由不同的材料形成；在所述介电层的第一部分上形成伪栅极；分别在所述伪栅极的两个相对侧壁上形成两个间隔件，其中，形成所述间隔件的操作包括分别在所述介电层的两个第二部分上形成所述间隔件并且暴露所述介电层的两个第三部分，其中，所述介电层的每个所述第二部分位于所述介电层的所述第一部分和一个所述第三部分之间；对所述介电层和所述鳍结构实施第一蚀刻操作以去除所述介电层的所述第三部分和每个所述第二部分的部分以及位于所述介电层的所述第三部分和部分所述第二部分下面的所述鳍结构的两个第一部分，从而分别在所述间隔件中形成两个第一凹槽；以及对所述鳍结构实施第二蚀刻操作以去除分别邻近于所述鳍结构的所述第一部分的所述鳍结构的两个第二部分，从而在所述介电层中形成两个第二凹槽，其中，所述第二凹槽分别与所述第一凹槽相连通。

本发明的另一实施例提供了一种用于制造FinFET的方法，所述方法包括：在衬底上形成鳍结构；在所述鳍结构的顶面和两个侧面上形成介电层，其中，所述侧面连接至所述顶面的两个相对边缘，并且所述鳍结构和所述介电层由不同的材料形成；在所述介电层的第一部分上形成伪栅极；分别在所述伪栅极的两个相对侧壁上形成两个间隔件，其中，形成所述间隔件的操作包括分别在所述介电层的两个第二部分上形成所述间隔件并且暴露所述介电层的两个第三部分，其中，所述介电层的每个所述第二部分位于所述介电层的所述第一部分和一个所述第三部分之间；对所述介电层和所述鳍结构实施第一蚀刻操作以去除所述介电层的所述第三部分、所述介电层的每个所述第二部分的部分以及位于所述介电层的所述第三部分和所述介电层的所述第二部分的部分下面的所述鳍结构的两个第一部分，从而分别在所述间隔件中形成两个第一凹槽；对所述鳍结构实施第二蚀刻操作以去除分别邻近于所述鳍结构的所述第一部分的所述鳍结构的两个第二部分，从而在所述介电层中形成两个第二凹槽，其中，所述第二凹槽分别与所述第一凹槽相连通；对所述第一凹槽和所述第二凹槽实施湿清洗操作；以及对所述衬底实施外延操作以在所述衬底上的一个所述第一凹槽和一个所述第二凹槽中形成源极，并且在所述衬底上的另一个所述第一凹槽和另一个所述第二凹槽中形成漏极。