[发明专利]一种芯片和控制I2C和SPI串行总线复用的方法及装置

说明书

技术领域

本发明涉及集成电路技术领域，特别是涉及一种芯片和控制I²C和SPI串行总线复用的方法及装置。

背景技术

集成电路是把一定数量的常用电子元器件以及这些元器件之间的连线，通过半导体工艺集成在一起具有特定功能的电路。具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点。芯片是集成电路的载体，在一些芯片中会同时用到I²C和SPI这两种串行总线。I²C串行总线由2线构成，分别为数据线(sda)和时钟信号线(scl)。SPI串行总线由4线构成，分别为片选线(cs)、主输出从输入线(mosi)、主输入从输出线(miso)和时钟信号线(scl)。当以独立的方式布线时，芯片中串行总线需要6个引脚(PIN)，那么芯片中串行总线的PIN面积等于一个PIN的面积乘以6。芯片在相同的工艺下，面积增加则代工成本增加，面积减小则代工成本降低。

现有技术中，采用缩小单个PIN面积的方法，使芯片的面积减小，从而减小芯片的成本。但是缩小单个PIN面积之后，会影响芯片的绑定，导致绑定良率下降。

由此可见，如何在不影响芯片的绑定良率的情况下，减小芯片的面积是本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供一种芯片和控制I²C和SPI串行总线复用的方法及装置，可以在不影响芯片的绑定良率的情况下，减小芯片的面积，从而降低芯片的成本。

为解决上述技术问题，本发明提供一种控制I²C和SPI串行总线复用的方法包括：

采样CPU发送给芯片的逻辑值；

在预先存储的复用规则中，查找所述逻辑值对应的使能操作，并按照所述使能操作控制SPI串行总线使能或I²C串行总线使能。

优选地，所述采样CPU发送给芯片的逻辑值具体为：采样一次所述逻辑值；其中，所述复用规则为：当所述逻辑值为0时，则所述使能操作为控制SPI串行总线使能；当所述逻辑值为1时，则所述使能操作为控制I²C串行总线使能。

优选地，所述采样CPU发送给芯片的逻辑值具体为：采样两次所述逻辑值；其中，所述复用规则为：当所述逻辑值的顺序为00时，则所述使能操作为控制SPI串行总线使能，且所述SPI串行总线处于传输状态；当所述逻辑值的顺序为01时，则所述使能操作为控制SPI串行总线使能，且所述SPI串行总线处于传输停止状态；当所述逻辑值的顺序为10时，则所述使能操作为控制SPI串行总线使能，且所述SPI串行总线处于传输开始状态；当所述逻辑值的顺序为11时，则所述使能操作为控制I²C串行总线使能，且所述I²C串行总线处于使能状态。

一种控制I²C和SPI串行总线复用的装置，包括：

采样单元，用于采样CPU发送给芯片的逻辑值；

判断单元，用于在预先存储的复用规则中，查找所述逻辑值对应的使能操作，并按照所述使能操作控制SPI串行总线使能或I²C串行总线使能。

优选地，所述采样单元与所述芯片连接，且采样一次所述逻辑值；其中，所述复用规则为：当所述逻辑值为0时，则所述使能操作为控制SPI串行总线使能；当所述逻辑值为1时，则所述使能操作为控制I²C串行总线使能。

优选地，所述采样单元与所述芯片连接，且采样两次所述逻辑值；其中，所述复用规则为：当所述逻辑值的顺序为00时，则所述使能操作为控制SPI串行总线使能，且所述SPI串行总线处于传输状态；当所述逻辑值的顺序为01时，则所述使能操作为控制SPI串行总线使能，且所述SPI串行总线处于传输停止状态；当所述逻辑值的顺序为10时，则所述使能操作为控制SPI串行总线使能，且所述SPI串行总线处于传输开始状态；当所述逻辑值的顺序为11时，则所述使能操作为控制I²C串行总线使能，且所述I²C串行总线处于使能状态。

一种芯片，包括芯片本体和引脚，还包括上述的控制I²C和SPI串行总线复用的装置，其中引脚为4个。