[发明专利]与RRAM工艺相兼容的串联MIM结构

权利要求书

1.一种形成集成芯片的方法，包括：

在衬底上方的介电层内的相同垂直位置处形成位于去耦区域和存储器区域中的一个或多个下部金属互连结构，所述去耦区域与所述存储器区域横向分离；

直接在所述一个或多个下部金属互连结构上方形成位于所述去耦区域中的多个去耦金属-绝缘体-金属结构和位于所述存储器区域中的多个RRAM单元，所述多个去耦金属-绝缘体-金属结构分别包括上部电极、电容器介电层、通过电容器介电层与所述上部电极分离的下部电极，所述多个RRAM单元和所述多个去耦金属-绝缘体-金属结构包括位于相同垂直位置处的相同结构；以及

在所述多个去耦金属-绝缘体-金属结构和所述多个RRAM单元上方形成一个或多个上部金属互连结构，其中，所述一个或多个下部金属互连结构或所述一个或多个上部金属互连结构将所述多个去耦金属-绝缘体-金属结构的一个的所述下部电极与相邻的去耦金属-绝缘体-金属结构的所述上部电极电连接，而使所述多个去耦金属-绝缘体-金属结构彼此串联连接在第一电压电位和小于第一电压电位的第二电压电位之间的导电路径内，所述第一电压电位为所述存储器区域提供电源电压；

其中，所述第一电压电位与所述第二电压电位之间的电位差大于所述电容器介电层的介电层可靠电压限制，串联连接的每个所述去耦金属-绝缘体-金属结构的所述上部电极与所述下部电极之间的电压电位差小于所述电容器介电层的所述介电层可靠电压限制。

2.根据权利要求1所述的方法，其中，所述一个或多个下部金属互连结构包括在平行于所述衬底的上表面的横向方向上延伸的金属线层。

3.根据权利要求2所述的方法，其中，所述多个去耦金属-绝缘体-金属结构的至少一个具有与所述一个或多个下部金属互连结构直接接触的所述上部电极。

4.根据权利要求2所述的方法，其中，所述一个或多个下部金属互连结构包括铜。

5.根据权利要求1所述的方法，其中，所述下部电极和所述上部电极包括铂(Pt)、铝铜(AlCu)、氮化钛(TiN)、金(Au)、钛(Ti)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)或铜(Cu)。

6.根据权利要求1所述的方法，其中，所述电容器介电层包括氧化镍(NiO)、氧化钛(TiO)、氧化铪(HfO)、氧化锆(ZrO)、氧化锌(ZnO)、氧化钨(WO₃)、氧化铝(Al₂O₃)、氧化钽(TaO)、氧化钼(MoO)或氧化铜(CuO)。

7.根据权利要求1所述的方法，

其中，所述多个RRAM单元分别包括通过第二电容器介电层与第二上部电极分离的第二下部电极；以及

其中，所述下部电极与所述第二下部电极的材料相同，所述上部电极与所述第二上部电极的材料相同，并且所述电容器介电层与所述第二电容器介电层的材料相同。

8.根据权利要求1所述的方法，其中，所述一个或多个下部金属互连结构包括在所述多个去耦金属-绝缘体-金属结构的第一个的下部电极和所述多个去耦金属-绝缘体-金属结构的第二个的下部电极之间延伸的第一下部金属互连结构。

9.根据权利要求1所述的方法，其中，所述多个去耦金属-绝缘体-金属结构和所述多个RRAM单元具有沿着水平面布置的下表面。