[发明专利]与RRAM工艺相兼容的串联MIM结构

说明书

本发明的实施例涉及形成防止对MIM去耦电容器的损坏的集成电路的方法和相关的结构。在一些实施例中，该方法包括在衬底上方的下部ILD层内形成一个或多个下部金属互连结构。多个MIM结构形成在下部金属互连结构上方，并且一个或多个上部金属互连结构形成在多个MIM结构上方的上部ILD层内。下部和上部金属互连结构一起电耦合在第一电压电位和第二电压电位之间串联连接的多个MIM结构。通过放置串联连接的多个MIM结构，第一电压电位(如，电源电压)的耗散在MIM结构上方扩散出去，从而减小在MIM结构的任何一个的电极之间的电压电位差。本发明的实施例还提供了与RRAM工艺相兼容的串联MIM结构。

技术领域

本发明的实施例涉及半导体领域，更具体地涉及与RRAM工艺相兼容的串联MIM结构。

背景技术

集成芯片形成在包括数百万或数十亿个晶体管器件的半导体管芯上。晶体管器件配置为作为开关和/或产生功率增益以允许集成芯片的逻辑功能(如，形成配置为执行逻辑功能的处理器)。集成芯片通常还包括无源器件，诸如电容器、电阻器、电感器、变容二极管等。无源器件被广泛用于控制集成芯片特性(如，增益、时间常数等)并提供具有范围广泛的不同功能(如，在相同的管芯上制造模拟和数字电路)的单个集成芯片。

发明内容

本发明的实施例提供了一种形成集成芯片的方法，包括：在衬底上方的介电层内形成一个或多个下部金属互连结构；在所述一个或多个下部金属互连结构上方形成多个MIM(金属-绝缘体-金属)结构；以及在所述多个金属-绝缘体-金属结构上方形成一个或多个上部金属互连结构，其中，所述一个或多个下部金属互连结构或所述一个或多个上部金属互连结构电耦合串联连接的所述多个金属-绝缘体-金属结构。

本发明的实施例还提供了一种形成集成芯片的方法，包括：在半导体衬底上方的下部层间介电(ILD)层内形成一个或多个下部金属互连结构；在所述半导体衬底的第一区域上方的一个或多个下部金属互连结构上方形成多个MIM(金属-绝缘体-金属)电容器，并且在所述半导体衬底的第二区域上方形成多个RRAM单元；在所述多个金属-绝缘体-金属电容器和所述多个RRAM单元上方形成上部层间介电层；以及在所述上部层间介电层内形成一个或多个上部金属互连结构，其中，所述一个或多个下部金属互连结构或所述一个或多个上部金属互连结构包括在电耦合串联连接的所述多个金属-绝缘体-金属电容器的导电路径内。

本发明的实施例还提供了一种集成芯片，包括：衬底；下部金属互连层，具有布置在所述衬底上方的下部ILD层内的一个或多个下部金属互连结构；多个MIM(金属-绝缘体-金属)结构，布置在所述下部金属互连层上方；上部金属互连层，具有布置在所述多个金属-绝缘体-金属结构上方的上部ILD层内的一个或多个上部金属互连结构，其中，所述一个或多个下部金属互连结构或所述一个或多个上部金属互连结构包括在电耦合串联连接的所述多个金属-绝缘体-金属结构的导电路径内。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。

图1示出了包括具有多个MIM(金属-绝缘体-金属)结构的分压器的集成芯片的一些实施例。

图2示出了包括多个MIM结构的分压器的示意图的一些实施例。

图3至图6示出了包括具有多个MIM电容器的分压器的集成芯片的一些可选的实施例。

图7示出了包括具有多个MIM去耦电容器的分压器的集成芯片的一些附加的实施例。

图8至图13示出了示出形成包括具有多个MIM电容器的分压器的集成芯片的方法的截面图的一些实施例。

图14示出了形成包括具有多个MIM电容器的分压器的集成芯片的方法的一些实施例。

具体实施方式