[发明专利]重布线路结构

说明书

一种重布线路结构，电性连接于位于其下方的至少一导体。重布线路结构包括介电层、对位标记及重布导电层。介电层覆盖导体且包括用来暴露该导体的至少一接触开口。对位标记配置在介电层上，对位标记包括位于介电层上的基部及位于基部上的凸出部，其中凸出部的最大厚度与基部的厚度的比值小于25％。重布导电层配置在介电层上，重布导电层包括导通孔，且导通孔通过接触开口电性连接至导体。

技术领域

本发明的实施例涉及一种线路结构，尤其涉及一种重布线路结构。

背景技术

由于不同电子组件(例如是晶体管、二极管、电阻、电容等)的集成密度持续地增进，半导体工业经历了快速成长。大部分而言，集成密度的增进是来自于最小特征尺寸(feature size)上不断地缩减，这允许更多的较小组件整合到给定区域内。较小的电子组件会需要面积比以往的封装更小的较小封装。半导体组件的其中一部分较小型式的封装包括有四面扁平封装(quad flat packages，QFPs)、引脚阵列封装(pin grid array，PGA)、球栅阵列封装(ball grid array，BGA)等等。

目前，整合扇出型封装(integrated fan-out package)由于其密实度而趋于热门，在整合扇出型封装中，重布线路结构的形成在封装过程中扮演着重要的角色。

发明内容

本发明一实施例的一种重布线路结构，电性连接于位于其下方的至少一导体。重布线路结构包括介电层、对位标记及重布导电层。介电层覆盖导体且包括用来暴露该导体的至少一接触开口。对位标记配置在介电层上，对位标记包括位于介电层上的基部及位于基部上的凸出部，其中凸出部的最大厚度与基部的厚度的比值小于25％。重布导电层配置在介电层上，重布导电层包括导通孔，且导通孔通过接触开口电性连接至导体。

附图说明

图1至15是依照本发明的一些实施例的重布线路结构的制造流程示意图。

附图标记说明：

α1：第一钝角；

α2：第二钝角；

α3：第三钝角；

α4：第四钝角；

A、A’：最小距离；

B、B’：深度；

C1、C’：直径；

C：载具；

D：厚度；

DB：剥离层；

DI：介电层；

DP、DP’：凹陷；

E：最大厚度；

O1、O2、O3、O4、O5：接触开口；

PR：图案化光刻胶层；

TV：导电穿孔；

TR：沟渠；

RDL：重布线路结构；

100：集成电路；

100a：有源表面；

102：接垫；

104：钝化层；

110：导电柱；

120、120’：保护层；

130：绝缘材料；

130’：绝缘包封体；

140：介电层；

150：种子层；