[发明专利]一种微型发光二极管显示器结构及制作方法有效

专利信息
申请号: 201610759300.7 申请日: 2016-08-30
公开(公告)号: CN107808601B 公开(公告)日: 2020-08-21
发明(设计)人: 赵见国;孙智江;吴自力 申请(专利权)人: 海迪科(南通)光电科技有限公司
主分类号: H01L27/15 分类号: H01L27/15;G09F9/33;G09G3/32
代理公司: 北京一格知识产权代理事务所(普通合伙) 11316 代理人: 滑春生
地址: 226500 江苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 微型 发光二极管 显示器 结构 制作方法
【权利要求书】:

1.一种微型发光二极管显示器结构,该显示器包括一个或以上数量的显示单元,每个显示单元均由若干个像素构成;其特征在于:所述的每个像素均包含两个或两个以上的次像素,相邻的次像素之间存在一个蚀刻间隙,且一个单元内同一列的次像素连接在同一个电极A上,限定电极A为N电极或P电极中的一种,一个单元内同一行的次像素连接在同一个电极B上,限定电极B为N电极或P电极中的另一种,并实现行列驱动;所述次像素的基本结构包括依次堆叠设置的调色层、N型半导体层、有源发光区、P型半导体层、P电极和基板,还包括与N型半导体层接触的N电极,限定堆叠方向为同时垂直于所述行、列所在平面的方向,所述次像素沿堆叠方向自有源发光区侧向调色层侧出光;所述次像素还包括辅助层,该辅助层至少包括电子阻挡层、空穴注入层或欧姆接触增强层中的一种,其中,电子阻挡层设置在有源发光区和P型半导体层之间,空穴注入层设置在P型半导体层和P电极之间,欧姆接触增强层设置在P电极与P型半导体层之间。

2.根据权利要求1所述的微型发光二极管显示器结构,其特征在于:所述N电极位于N型半导体层与调色层之间。

3.根据权利要求1所述的微型发光二极管显示器结构,其特征在于:所述N电极位于刻蚀后的台阶状N型半导体层台阶面上。

4.根据权利要求1所述的微型发光二极管显示器结构,其特征在于:所述次像素中的P电极与基板之间,或者相邻次像素之间的蚀刻间隙内均可设置反射层。

5.一种实现上述微型发光二极管显示器结构的制作方法,主要为显示单元的制作,其特征在于:

步骤S1:选用合适规格的外延片,外延片具有自上而下依次堆叠设置的P型半导体层、有源发光区、N型半导体层、缓冲层和衬底;

步骤S2:刻蚀图形,限定位于外延片所在平面内相互垂直的两个方向为行方向和列方向,在外延片的行方向和列方向上刻蚀出多道行方向蚀刻间隙和列方向蚀刻间隙,进而在外延片上形成若干呈矩形阵列分布的次像素;

本步骤中,列方向刻蚀间隙的深度自P型半导体层侧向衬底侧方向延伸至少穿透N型半导体层;行方向刻蚀间隙的深度自P型半导体层侧向衬底侧方向延伸至少穿透N型半导体层;

步骤S3:制作P电极,选择行方向作为P电极的延伸方向,在外延片各次像素的P型半导体层上制作P电极,并使得同一行的各次像素公用一个P电极;

步骤S4:将外延片倒装固化在基板上,并使得P电极侧与基板接触;再将外延片的缓冲层和衬底剥离,使得外延片的N型半导体层露出;

步骤S5:制作N电极,选择列方向作为N电极的延伸方向,在外延片次像素的N型半导体层上制作N电极,并使得同一列的各次像素公用一个N电极;

步骤S6:制作次像素调色层,先将所有次像素划分为若干个像素,每个像素包干两个或两个以上次像素;再根据次像素调色方案在各像素内的次像素上制作相同或不同的调色层,该调色层位于N电极上远离有源发光区侧的表面上;

步骤S7:得到一个显示单元,该显示单元具有若干个像素,每个像素均包含两个或两个以上的次像素。

6.一种实现上述微型发光二极管显示器结构的制作方法,主要为显示单元的制作,其特征在于:

步骤S1:选用合适规格的外延片,外延片具有自上而下依次堆叠设置的P型半导体层、有源发光区、N型半导体层、缓冲层和衬底;

步骤S2:刻蚀图形,限定位于外延片所在平面内相互垂直的两个方向为行方向和列方向,在外延片的行方向和列方向上刻蚀出多道行方向蚀刻间隙和列方向蚀刻间隙,进而在外延片上形成若干呈矩形阵列分布的次像素;

在本步骤中,选择行方向作为P电极的延伸方向,列方向作为N电极的延伸方向;

行方向采用一步刻蚀,其行方向刻蚀间隙深度自P型半导体层侧向衬底侧方向延伸至少穿透N型半导体层;列方向采用两步刻蚀,其列方向刻蚀间隙具有两个深度的,一个深度自P型半导体层侧向衬底侧方向延伸至少穿透N型半导体层,另一个深度自P型半导体层侧向衬底侧方向延伸至N型半导体层,且不穿透N型半导体层,进而使得N型半导体层在列方向刻蚀间隙内形成一个台阶结构;

步骤S3:制作N电极,在外延片各次像素的N型半导体层的台阶结构的水平面上制作N电极,并使得同一列的各次像素公用一个N电极;

步骤S4:制作P电极,在外延片各次像素的P型半导体层上制作P电极,并使得同一行的各次像素公用一个P电极;

步骤S5:将外延片整体倒装固化在基板上,并使得P电极侧与基板接触;再将外延片的缓冲层和衬底剥离,使得外延片的N型半导体层露出;

步骤S6:制作次像素调色层,先将所有次像素划分为若干个像素,每个像素包干两个或两个以上次像素;再根据次像素调色方案在各像素内的次像素上制作相同或不同的调色层,该调色层位于N电极上远离有源发光区侧的表面上;

步骤S7:得到一个显示单元,该显示单元具有若干个像素,每个像素均包含两个或两个以上的次像素。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海迪科(南通)光电科技有限公司,未经海迪科(南通)光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201610759300.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top