[发明专利]半导体器件及其制造方法

说明书

一种半导体器件，包括：在管栅之上交替地层叠的层间绝缘层和导电图案；第一狭缝和第二狭缝，贯穿层间绝缘层和导电图案并且彼此交叉；刻蚀停止焊盘槽，与第一狭缝和第二狭缝的相交部分交叠，布置在管栅中，并连接至第一狭缝或第二狭缝；以及狭缝绝缘层，填充第一狭缝、第二狭缝和刻蚀停止焊盘槽。

相关申请的交叉引用

本申请主张于2016年3月4日提交的申请号为10-2016-0026537的韩国专利申请案的优先权，该案的全部内容通过引用其整体合并于此。

技术领域

本公开的实施例总体而言涉及一种半导体器件及其制造方法，更具体地，涉及一种三维存储器件及其制造方法。

背景技术

半导体器件可以包括储存数据的存储器件。存储器件可以包括存储单元。为了存储器件的高集成度，存储单元可以以三维来布置。以三维布置的存储单元可以耦接至彼此以不同高度布置的导电图案。可以用多种形状形成的狭缝贯穿导电图案。

上述狭缝可以彼此交叠。由于在狭缝相互交叠的区域或狭缝底部可能太靠近衬底的区域中的过刻蚀，衬底可能损坏。在此情况下，在狭缝底部残留的导电材料会导致衬底发生泄漏电流，使得可能降低半导体器件的操作可靠性。

发明内容

各个实施例涉及一种能够改善半导体器件操作可靠性的半导体器件及其制造方法。

在本公开的一个方面中，提供一种半导体器件，包括：在管栅之上交替层叠的层间绝缘层和导电图案；第一狭缝和第二狭缝，所述第一狭缝和第二狭缝贯穿所述层间绝缘层和所述导电图案并且彼此交叉；刻蚀停止焊盘槽，与所述第一狭缝和所述第二狭缝的相交部分交叠，布置在管栅中，并且连接至所述第一狭缝或所述第二狭缝；以及狭缝绝缘层，填充所述第一狭缝、所述第二狭缝和所述刻蚀停止焊盘槽。

在本公开的一个方面中，提供一种用于半导体器件的制造方法，所述制造方法包括：形成管栅，在所述管栅中形成用刻蚀停止图案填充的刻蚀停止焊盘槽；在所述管栅之上交替地层叠第一材料层和第二材料层；形成第一狭缝，所述第一狭缝贯穿所述第一材料层和第二材料层并与所述刻蚀停止图案交叠；通过经由所述第一狭缝去除所述刻蚀停止图案来敞开所述刻蚀停止焊盘槽；形成第一狭缝绝缘层，所述第一狭缝绝缘层填充所述第一狭缝和所述刻蚀停止焊盘槽；以及形成贯穿所述第一材料层和第二材料层的第二狭缝，在所述第一狭缝和所述刻蚀停止焊盘槽的交叠部分中所述第二狭缝与所述第一狭缝交叉。

在本公开的一个方面中，提供一种用于半导体器件的制造方法，所述制造方法包括：形成管栅，在所述管栅中形成用刻蚀停止图案填充的刻蚀停止焊盘槽；在所述管栅之上交替地层叠第一材料层和第二材料层；形成第一狭缝，所述第一狭缝贯穿所述第一材料层和第二材料层并且与所述刻蚀停止图案交叠；在所述第一狭缝中形成第一狭缝绝缘层；形成贯穿所述第一材料层和第二材料层的第二狭缝，在所述第一狭缝和所述刻蚀停止焊盘槽的交叠部分中所述第二狭缝与所述第一狭缝相交；通过所述第二狭缝去除所述刻蚀停止图案；以及形成第二狭缝绝缘层，所述第二狭缝绝缘层填充所述第二狭缝和所述刻蚀停止焊盘槽。

附图说明

图1图示根据本公开的一个实施例的存储器件的单元区域和接触区域的视图。

图2图示根据本公开的一个实施例的存储器件的单元阵列的透视图。

图3A图示根据本公开的一个实施例的存储器件的布局的平面图。

图3B和图3C图示沿图3A中的线A-A’截取的各种结构的截面图。

图4A图示根据本公开的一个实施例的存储器件的布局的平面图。

图4B和图4C图示沿图4A中的线B-B’截取的各种结构的截面图。

图5A至图8C图示根据本公开的一个实施例的存储器件的制造方法的截面图。