[发明专利]半导体器件及其制作方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。NOR(“或非”型电子逻辑门)型快闪存储器能够以随机存取的方式来被读取或者被程式化，并由于其非易失性(non-volatility)、耐久性(durability)以及快速的存取时间而在移动装置中被广泛地使用。

对于NOR型快闪存储器，存储区的源漏极接触(CCT，cell contact)通常采用自对准接触(SAC contact)，一般制作过程为首先，在半导体衬底上存储阵列(例如包括浮栅、ONO、控制栅阵列)，然后形成栅极间隙壁，并沉积层间介电层，随后在层间介电层上沉积先进构图材料(APF)、抗反射层(ARC)和光刻胶层，随后CCT的光刻和刻蚀工艺，最后向CCT填充导电材料形成源漏导电插塞。在该制作方法中，由于栅极间隙壁多采用诸如氮化硅的氮化物，而沉积层间介电层采用诸如氧化硅的氧化物，为了提高掩膜和氧化物的选择性，需要使用先进构图材料(APF)，例如无定形碳，作为硬掩膜，并且由于氮化物和氧化物的选择性不够高，在进行CCT刻蚀，不仅会刻蚀掉CCT对应区域的氧化物，而且还是损伤CCT附近的氮化物间隙壁，造成氮化硅损失，进而影响器件性能。

因此，需要提出一种新的半导体器件的制作方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以防止NOR存储器中CCT制作中的氮化硅损失，提高器件良率和性能。

本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，所述半导体衬底上形成有图形化的栅极叠层和位于所述栅极叠层之上的硬掩膜层，在所述栅极叠层的侧壁上形成间隙壁，在所述栅极叠层两侧的半导体衬底中形成源极和漏极；在所述栅极叠层之间的间隙填充牺牲介电层；在所述牺牲介电层中形成源极接触孔和漏极接触孔；以导电材料填充所述源极接触孔和漏极接触孔，以形成源极接触和漏极接触；其中，所述牺牲介电层相对所述间隙壁具有高选择性。

优选地，在所述牺牲介电层中形成源极接触孔和漏极接触孔的步骤包括：在所述牺牲介电层上形成抗反射层和图形化的光刻胶层，所述图形化的光刻胶层具有与所述源极接触孔和漏极接触孔对应的图案；以所述图形化的光刻胶层为掩膜刻蚀所述抗反射层和所述牺牲介电层，以在所述牺牲介电层中形成源极接触孔和漏极接触孔；去除所述图形化的光刻胶层和所述抗反射层。

优选地，所述间隙壁为氮化物，所述牺牲介电层为旋涂碳。

优选地，使用N2、H2、CO2或Ar等离子体刻蚀所述牺牲介电层，以形成所述源极接触孔和漏极接触孔。

优选地，所述源极接触孔和漏极接触孔具有垂直侧壁轮廓。

优选地，还包括下述步骤：去除所述牺牲介电层；以介电材料填充所述栅极叠层之间的间隙，以形成层间介电层。

优选地，采用流动性化学气相沉积工艺填充所述介电材料，以形成所述层间介电层。

优选地，在填充所述栅极叠层之间的间隙时通过控制所述介电材料的填充能力使所形成的层间介电层中具有空气隙。

优选地，所述层间介电层通过自对准沉积形成。

本发明提出的半导体器件的制作方法，首先在栅极叠层之间形成牺牲介电层，然后在牺牲介电层中形成源漏接触，接着去除牺牲介电层，并沉积层间介电层，这样通过使牺牲介电层相对间隙壁具有高选择性，使得在进行CCT刻蚀时不会损伤间隙壁，从而提高器件的良率和性能。

本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：。

本发明提出的半导体器件减少了氮化硅损失，良率和性能提高。

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。

附图说明