[发明专利]一种半导体器件及其制作方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着半导体技术的发展，集成电路尤其是超大规模集成电路中的主要器件金属-氧化物-半导体场效应晶体管(简称MOSFET)的几何尺寸一直在不断缩小，半导体器件的特征尺寸已经缩小到纳米级别。半导体器件在这种特征尺寸下，传统平面制作半导体器件的方法无法适用了。于是人们提出了各种新型的半导体器件结构，其中鳍式场效应晶体管(FinFET)是用于22nm及以下工艺节点的先进半导体器件结构，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应。

与此同时，超浅结、预非晶化注入、应力工程等用于优化LDD和halo掺杂轮廓以改善器件性能，但是在性能和短沟道效应之间取得平衡越来越成为一个大问题。对于FinFET器件，为了更好地克服短沟道效应，各个鳍片之间采用隔离结构分离，以提高鳍片之间以及鳍片与衬底之间的隔离，虽然这可以进一步克服短沟道效应，但是由于鳍片的掺杂浓度高于衬底，并且为了便于后续形成接触，鳍片源漏极会选择外延工艺以生长形成较大的接触面积的源漏极，这样由于鳍片下方对应的衬底区域掺杂浓度低，容易造成从上倒下的扩散，导致了极大的结泄露问题。

因此，有必要提出一种新的制作方法，以解决上述存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以减小短沟道效应和结泄露问题。

本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成鳍片；在所述鳍片之间的半导体衬底中形成用于形成隔离结构的沟槽；填充所述沟槽形成隔离结构；在所述鳍片上形成栅极以及位于栅极两侧的源极和漏极，其中，所述沟槽顶部延伸至所述鳍片底部，所述隔离结构包括位于所述鳍片之间的半导体衬底中的部分和位于所述鳍片下方半导体衬底中的部分。

优选地，在所述鳍片之间的半导体衬底中形成用于形成隔离结构的沟槽的步骤包括：在所述鳍片之间的半导体衬底中形成凹槽，所述凹槽延伸至所述鳍片底部；对所述凹槽进行过刻蚀以形成所述用于形成隔离结构的沟槽。

优选地，所述凹槽呈三角形或T型状。

优选地，使用氢氧化钾刻蚀所述半导体衬底以形成所述凹槽。

优选地，使用氢氧化钾沿<100>晶向刻蚀所述半导体衬底以形成三角形或T型状凹槽。

优选地，所述过刻蚀包括湿法过刻蚀和干法过刻蚀。

优选地，通过所述湿法过刻蚀对所述凹槽进行圆角化处理。

优选地，所述源极和漏极通过外延工艺形成。

本发明提出的半导体器件的制作方法，所述用于形成隔离结构的槽延伸至所述鳍片底部的半导体衬底中，使得所述隔离结构包括位于所述鳍片之间的半导体衬底中的部分和位于所述鳍片下方半导体衬底中的部分，这样可以最大程度使所述鳍结构与半导体衬底隔离，从而减小结泄露问题和短沟道效应。

本发明另一方面提供一种半导体器件，该半导体器件包括：半导体衬底，位于所述半导体衬底上的鳍片，位于所述鳍片之间的半导体衬底中的隔离结构，以及位于所述鳍片上的栅极和栅极两侧的源极和漏极，其中，所述隔离结构包括位于所述鳍片之间的半导体衬底中的部分和位于所述鳍片下方半导体衬底中的部分。

示例性地，所述隔离结构延伸至鳍片下方的部分呈三角形。

本发明提出的半导体器件，可以有效克服结泄露问题和短沟道效应。

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；

图2A～图2G示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；

图3示出了根据本发明一实施方式的半导体器件的剖视图；