[发明专利]半导体器件和方法

说明书

本发明提供了半导体器件和方法，包括位于包封通孔和半导体管芯的包封物上方的第一介电层。再分布层位于第一介电层上方，并且第二介电层位于再分布层上方，并且第二介电层包括低温聚酰亚胺材料。

技术领域

本发明的实施例涉及半导体器件和方法。

背景技术

由于各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体工业已经经历了快速增长。对于大部分而言，这种集成密度的改进来自于最小部件尺寸的反复减小(例如，朝向亚20nm节点缩小半导体工艺节点)，这使得更多的组件集成到给定的区域。由于最近对微型化、更高的速度和更大的带宽以及更低的功耗和延迟的需求已经增长，对于半导体管芯的更小和更具创造性的封装技术的需求已经增长。

由于半导体技术的进一步改进，已经出现作为有效替代的堆叠的和接合的半导体器件以进一步减小半导体器件的物理尺寸。在堆叠的半导体器件中，至少部分地在单独的衬底上制造诸如逻辑电路、存储器电路和处理器电路等的有源电路并且之后物理和电连接在一起以形成功能器件。这种接合工艺利用尖端技术，并且期望进行改进。

发明内容

本发明的实施例提供了一种制造半导体器件的方法，所述方法包括：将第一半导体管芯放置为邻近于通孔；用包封物包封所述第一半导体管芯和所述通孔；在所述第一半导体管芯和所述通孔上方形成第一介电层；在所述第一介电层上方形成第一再分布层；以及在所述第一再分布层上方沉积第二介电层，其中，所述第二介电层包括第一材料，所述第一材料为低温固化的聚酰亚胺。

本发明的另一实施例提供了一种制造半导体器件的方法，所述方法包括：在通孔、第一半导体器件和包封物上方施加第一介电材料，其中，所述通孔通过所述包封物与所述第一半导体器件横向分隔开；以及实施聚酰亚胺的第一施加，其中，实施所述第一施加还包括第一组步骤，所述第一组步骤包括：在所述第一介电材料上方施加第二介电材料，其中，所述第二介电材料包括聚酰亚胺树脂、光敏化合物和溶剂；将所述第二介电材料曝光于图案化的光源；在曝光所述第二介电材料之后，显影所述第二介电材料；和在显影所述第二介电材料之后，固化所述第二介电材料，其中在小于230℃的温度下实施固化所述第二介电材料。

本发明的又一实施例提供了一种半导体器件，包括：包封物，延伸在第一半导体管芯和通孔之间，其中，所述包封物、所述第一半导体管芯和所述通孔彼此平坦；第一电介质，位于所述包封物上方；第一再分布层，位于所述第一电介质上方，所述第一再分布层包括第一材料；以及第二电介质，位于所述第一再分布层上方，其中，所述第二电介质具有对所述第一材料的大于680kg/cm²的粘合。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的通孔的形成。

图2示出了根据一些实施例的第一半导体器件。

图3示出了根据一些实施例的第一半导体器件和第二半导体器件的放置。

图4示出了根据一些实施例的通孔、第一半导体器件和第二半导体器件的包封。

图5A至图5C示出了根据一些实施例的再分布结构的形成。

图6示出了根据一些实施例的通孔的曝光。

图7A至图7B示出了根据一些实施例的封装件的接合。

图8A至图8B示出了根据一些实施例的开口划线。

图9示出了根据一些实施例的超低温固化工艺的第一实施例。

图10示出了根据一些实施例的超低温固化工艺的第二实施例。