[发明专利]具有宽的工作范围的非易失性存储器件有效
申请号: | 201610821737.9 | 申请日: | 2016-09-13 |
公开(公告)号: | CN107103924B | 公开(公告)日: | 2020-12-18 |
发明(设计)人: | 郑会三 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C7/12 | 分类号: | G11C7/12;G11C16/24 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 李少丹;许伟群 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 工作范围 非易失性存储器 | ||
1.一种非易失性存储器件,包括:
非易失性存储单元;以及
可变电阻式负载部分,耦接在非易失性存储单元的位线与电源电压线之间,可变电阻式负载部分适用于根据施加给电源电压线的电源电压的水平来改变位线与电源电压线之间的电阻值,
其中,可变电阻式负载部分包括:
电阻式负载部分,包括并联耦接在电源电压线与位线之间的第一电阻式负载元件和第二电阻式负载元件;以及
偏压发生器,适用于在电源电压的水平低于预定电平时将第二电阻式负载元件变成开路。
2.如权利要求1所述的非易失性存储器件,其中,非易失性存储单元包括第一P沟道晶体管,第一P沟道晶体管具有浮栅、源极以及耦接到地端子的漏极。
3.如权利要求2所述的非易失性存储器件,其中,非易失性存储单元还包括耦接在位线与第一P沟道晶体管的源极之间的选择晶体管。
4.如权利要求3所述的非易失性存储器件,其中,选择晶体管包括第二P沟道晶体管,第二P沟道晶体管具有耦接到位线的源极、耦接到第一P沟道晶体管的源极的漏极以及施加第一使能信号的栅极。
5.如权利要求1所述的非易失性存储器件,其中,当电源电压的水平高于预定电平时,第一电阻式负载元件具有比第二电阻式负载元件的电阻值高的电阻值。
6.如权利要求1所述的非易失性存储器件,其中,第一电阻式负载元件和第二电阻式负载元件分别包括第三P沟道晶体管和第四P沟道晶体管。
7.如权利要求6所述的非易失性存储器件,
其中,第三P沟道晶体管工作在饱和区,以及
其中,第四P沟道晶体管根据偏压发生器的输出电压而导通或关断。
8.如权利要求7所述的非易失性存储器件,
其中,第三P沟道晶体管包括耦接到电源电压线的源极、耦接到位线的栅极和耦接到位线的漏极,以及
其中,第四P沟道晶体管包括耦接到电源电压线的源极、施加偏压发生器的输出电压的栅极以及耦接到位线的漏极。
9.如权利要求8所述的非易失性存储器件,其中,第三P沟道晶体管具有比第四P沟道晶体管的跨导小的跨导。
10.如权利要求8所述的非易失性存储器件,其中,第三P沟道晶体管的沟道长度与沟道宽度的比例大于第四P沟道晶体管的沟道长度与沟道宽度的比例。
11.如权利要求8所述的非易失性存储器件,其中,偏压发生器包括串联耦接在电源电压线与地端子之间的电阻器和第一N沟道晶体管。
12.如权利要求11所述的非易失性存储器件,其中,第一N沟道晶体管包括彼此连接的栅极和漏极而具有二极管连接结构。
13.如权利要求12所述的非易失性存储器件,
其中,偏压发生器经由节点来产生输出电压,电阻器的一端和第一N沟道晶体管的漏极连接到所述节点;以及
其中,偏压发生器的输出电压被施加给第四P沟道晶体管的栅极。
14.如权利要求8所述的非易失性存储器件,其中,偏压发生器包括串联耦接在电源电压线与地端子之间的电阻器和多个第一N沟道晶体管。
15.如权利要求14所述的非易失性存储器件,其中,所述多个第一N沟道晶体管中的每个包括彼此连接的栅极和漏极而具有二极管连接结构。
16.如权利要求1所述的非易失性存储器件,
其中,第一电阻式负载元件包括具有第一电阻值的第一负载电阻器;以及
其中,第二电阻式负载元件包括串联耦接的第二负载电阻器和开关晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610821737.9/1.html,转载请声明来源钻瓜专利网。