[发明专利]像素补偿电路以及显示装置

权利要求书

1.一种像素补偿电路，其特征在于，包括：

一第一晶体管(M1)，所述第一晶体管(M1)的第一极耦接一数据信号(dI5)，第二极耦接一第一节点(N1)，栅极耦接一第二扫描信号(Sn)；

一第二晶体管(M2)，所述第二晶体管(M2)的第一极耦接所述第一节点(N1)，第二极耦接一第二节点(N2)，栅极耦接一第四节点(N4)；

一第一开关组件，所述第一开关组件的第一端耦接所述第二节点(N2)，第二端耦接所述第四节点(N4)，控制端耦接所述第二扫描信号(Sn)；所述第一开关组件包括一第三晶体管(M3)和一第四晶体管(M4)，其中：所述第三晶体管(M3)的第一极耦接所述第二节点(N2)，所述第三晶体管(M3)的第二极耦接所述第四晶体管(M4)的第一极，所述第四晶体管(M4)的第二极耦接所述第四节点，所述第三晶体管(M3)和第四晶体管(M4)的栅极均耦接所述第二扫描信号(Sn)；

一第五晶体管(M5)，所述第五晶体管(M5)的第一极耦接所述第二节点(N2)，第二极耦接一第三节点(N3)，栅极耦接一使能信号(En)；

一第六晶体管(M6)，所述第六晶体管(M6)的第一极耦接所述第一节点(N1)，第二极耦接一电压源正极(ELVDD)，栅极耦接所述使能信号(En)；

一第十晶体管(M10)，所述第十晶体管(M10)的第一极耦接所述电压源正极(ELVDD)，第二极耦接一第五节点(N5)，栅极耦接所述使能信号(En)；

一第十一晶体管(M11)，所述第十一晶体管(M11)的第一极耦接所述第五节点(N5)，第二极耦接一参考电压(ref)，栅极耦接一第一扫描信号(Sn-1)；

一电容器(C)，所述电容器(C)的第一端耦接所述第五节点(N5)，第二端耦接所述第四节点(N4)；

一发光二极管(XD)，所述发光二极管(XD)的正极耦接所述第三节点(N3)，负极耦接一电压源负极(ELVSS)；

一第二开关组件，所述第二开关组件的第一端耦接一初始化信号(Vin)，第二端耦接所述第四节点(N4)，控制端耦接所述第一扫描信号(Sn-1)；所述第二开关组件包括一第七晶体管(M7)和一第八晶体管(M8)，其中：所述第七晶体管(M7)的第一极耦接所述初始化信号(Vin)，所述第七晶体管(M7)的第二极耦接所述第八晶体管(M8)的第一极，所述第八晶体管(M8)的第二极耦接所述第四节点，所述第七晶体管(M7)和第八晶体管(M8)的栅极均耦接所述第一扫描信号(Sn-1)；

一第九晶体管(M9)，所述第九晶体管(M9)的第一极耦接所述第三节点(N3)，第二极耦接所述初始化信号(Vin)，栅极耦接所述第一扫描信号(Sn-1)；

一第十二晶体管(M12)，所述第十二晶体管(M12)的第一极耦接所述第五节点，第二极耦接所述参考电压(ref)，栅极耦接所述第二扫描信号(Sn)。

2.根据权利要求1所述的像素补偿电路，其特征在于，所述第一晶体管(M1)、第二晶体管(M2)、第五晶体管(M5)、第六晶体管(M6)、第十晶体管(M10)和第十一晶体管(M11)均为PMOS晶体管。

3.根据权利要求1所述的像素补偿电路，其特征在于，所述第三晶体管(M3)和第四晶体管(M4)均为PMOS管。

4.根据权利要求1所述的像素补偿电路，其特征在于，所述第七晶体管(M7)、第八晶体管(M8)和第九晶体管(M9)均为PMOS管。

5.根据权利要求1所述的像素补偿电路，其特征在于，所述第十二晶体管(M12)为PMOS管。

6.一种显示装置，其特征在于，包括权利要求1至5中任一项所述的像素补偿电路。