[发明专利]时间数字系统以及频率合成器

权利要求书

1.一种时间数字系统，用于接收参考时钟信号和可变时钟，其中所述可变时钟的频率高于所述参考时钟信号的频率，所述时间数字系统包括：

补充电路，用于生成延迟参考时钟信号，以及生成在所述延迟参考时钟信号的转变之前的响应于所述可变时钟的至少一个脉冲，其中所述延迟参考时钟信号根据所述参考时钟信号和响应于所述可变时钟的转变而确定的延迟控制信号生成；以及

时间数字转换器TDC，耦接至所述补充电路，接收所述延迟参考时钟信号和所述响应于所述可变时钟的至少一个脉冲，并相应的生成TDC信号，

其中所述补充电路包括：

窗口生成电路，用于根据所述延迟控制信号生成所述延迟参考时钟信号和第一窗口信号，其中所述第一窗口信号的持续时间等于所述延迟参考时钟信号相对于所述参考时钟信号的延迟持续时间；以及

窗口评估器，耦接到所述窗口生成电路，用于基于所述可变时钟的转变评估所述第一窗口信号，并生成所述延迟控制信号。

2.根据权利要求1所述的时间数字系统，其特征在于，其中所述窗口生成电路包括：

可编程延迟电路，耦接到所述窗口评估器，接收所述延迟控制信号并相应地生成延迟计数变量，其中所述延迟计数变量对应于所述延迟持续时间；以及

第一窗口生成器，耦接到所述可编程延迟电路，用于通过在所述延迟持续时间后复制所述参考时钟信号生成所述延迟参考时钟信号。

3.根据权利要求2所述的时间数字系统，其特征在于，所述延迟持续时间等于单位延迟乘以所述延迟计数变量。

4.根据权利要求3所述的时间数字系统，其特征在于，所述单位延迟比所述可变时钟的周期要短。

5.根据权利要求2所述的时间数字系统，其特征在于，所述窗口评估器包括：

边沿计数器，耦接到所述窗口生成电路，用于接收所述可变时钟和所述第一窗口信号，其中当所述第一窗口信号从第一电平转换到第二电平时所述边沿计数器开始对所述可变时钟的转换进行计数，当所述第一窗口信号从所述第二电平转换到所述第一电平时停止对所述可变时钟的转换进行计数，并相应地生成计数值；以及

确定电路，耦接到所述边沿计数器和所述窗口生成电路，用于根据所述计数值生成所述延迟控制信号。

6.根据权利要求5所述的时间数字系统，其特征在于，所述确定电路包括：

比较器，将所述计数值与阈值比较，生成比较结果。

7.根据权利要求6所述的时间数字系统，其特征在于，所述阈值是奇整数。

8.根据权利要求7所述的时间数字系统，其特征在于，所述阈值是3或5。

9.根据权利要求6所述的时间数字系统，其特征在于，所述确定电路进一步包括：

步进计数器，耦接到所述比较器和所述窗口生成电路，用于所述比较结果指示第一状况时生成所述延迟控制信号；以及

保持电路，耦接到所述比较器和所述窗口生成电路，用于所述比较结果指示第二状况时生成所述延迟控制信号。

10.根据权利要求9所述的时间数字系统，其特征在于，所述步进计数器生成所述延迟控制信号，使得所述延迟计数变量随着步进值而改变；或者所述保持电路生成所述延迟控制信号，使得所述延迟计数变量保持不变。

11.根据权利要求10所述的时间数字系统，其特征在于，如果所述步进计数器操作在向上计数的方式，则所述步进值是正整数；以及如果所述步进计数器操作在向下计数的方式，则所述步进值是负整数。

12.根据权利要求1所述的时间数字系统，其特征在于，所述补充电路还包括：

脉冲微调电路，耦接到所述时间数字转换器，用于根据所述可变时钟和所述第一窗口信号生成所述响应于所述可变时钟的至少一个脉冲。