[发明专利]一种显示系统及其显示方法

说明书

本发明公开了一种显示系统及其显示方法，该显示系统包括显示器；SOC芯片，用于提供第三信号；FPGA芯片，耦接于SOC芯片和显示器，用于产生第一信号并对第三信号进行处理产生第二信号；控制器，耦接于FPGA芯片，用于根据FPGA芯片的工作状态，选择通过FPGA芯片的第一路径或第二路径发送信号；其中，当FPGA芯片加载网表完毕后，控制器选择通过第一路径向显示器发送第一信号，使显示器显示第一信号所对应的画面；当FPGA芯片的数据处理功能配置完成后，控制器选择通过第二路径向显示器发送第二信号，使显示器显示第二信号所对应的画面。本发明可以选通不同的信号传送路径向显示器顺序发送视频信号，可以大幅缩短黑屏等待时间和开机时间，提高了用户的体验。

技术领域

本发明属于显示技术领域，尤其涉及一种显示系统及其显示方法。

背景技术

目前医疗显示器通常采用单独SOC芯片电路平台和SOC芯片+FPGA芯片组合的平台。

单独采用SOC芯片的显示器虽然可以满足显示的基本功能需求，但在医疗显示器专用的功能方面，如诊断显示器的DICOM自动校正、对比度增强、会诊大屏幕显示的自适应分区GAMMA、Demura等功能都无法在SOC上实现，不能满足高端医疗显示器的画质和功能需求。

采用SOC芯片和FPGA芯片的显示器将众多SOC芯片无法实现的功能移植到了FPGA芯片中实现，缩短了SOC芯片初始化的时间。医疗显示器的LOGO显示界面是由SOC芯片中的一个子程序进行控制，但实际影响LOGO显示的主要因素在于FPGA芯片。

由于FPGA设计内部包含有大量的功能处理模块,dicom，cps，demura等功能模块，这些功能模块工作之前需要大量的参数进行配置，根据不同的屏，提前将大量的数据计算好，然后存放在flash中，FPGA工作时，MCU从flash中取出数据，通过SPI总线，配置到FPGA中。现在方案使用的MCU的SPI安全工作时钟为5.3Mhz，配置完所有的FPGA模块的参数需要的时间为3.6s，FPGA网表文件加载时间大约为500ms，所以FPGA准备好工作的理论最短时间为4.1s。为了保证信号的传输的稳定性，每条指令传输之间都会有时间间隔。按照上述图1所示的传统的开机流程及操作，从上电到显示LOGO共需要7s。这意味着开机后大约7s显示器处于黑屏状态，LOGO显示时间3s，所以从开机到显示工作界面大约需要10s。这将会带给客户相当差的用户体验。

发明内容

针对现有技术存在的问题，本发明的目的在于提供一种能够缩短黑屏等待时间、开机时间、提高用户体验的显示系统及其显示方法。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种显示系统，包括：

显示器；

SOC芯片，用于提供第三信号；

FPGA芯片，耦接于所述SOC芯片和所述显示器，用于产生第一信号并对所述第三信号进行处理产生第二信号；

控制器，耦接于所述FPGA芯片，用于根据所述FPGA芯片的工作状态，选择通过所述FPGA芯片的第一路径或第二路径发送信号；

其中，当所述FPGA芯片加载网表完毕后，所述控制器选择通过所述第一路径向所述显示器发送所述第一信号，使所述显示器显示所述第一信号所对应的画面；当所述FPGA芯片的数据处理功能配置完成后，所述控制器选择通过所述第二路径向所述显示器发送所述第二信号，使所述显示器显示所述第二信号所对应的画面。

在本公开的一种示例性实施例中，所述第一信号所对应的画面为LOGO画面或纯色画面，所述第二信号所对应的画面为主机工作画面。

在本公开的一种示例性实施例中，所述FPGA芯片还包括：