[发明专利]形成栅极的方法和FINFET

说明书

技术领域

本发明的实施例涉及半导体技术领域，更具体地，涉及形成栅极的方法和鳍式场效应晶体管。

背景技术

半导体集成电路(IC)工业已经经历了快速发展。在增长的过程中，随着器件部件尺寸或几何结构的减小，半导体器件的功能密度已经增大。这种按比例缩小工艺通常通过提高生产效率、降低成本、和/或改善器件性能来提供益处。然而，这种规模缩小也增加了IC制造工艺的复杂程度。

随着对IC的缩小的几何尺寸的需求，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管来替代平面晶体管。然而，器件性能和这种FinFET的产量仍不能满足先进的技术应用的要求。因此，不断寻求形成具有更高的器件性能的FinFET的结构和方法的改进。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种形成栅极的方法，包括：形成伪栅极；横向邻近所述伪栅极形成层间电介质(ILD)；将掺杂剂掺杂到所述伪栅极和所述ILD中，其中，所述伪栅极的表面掺杂剂浓度低于所述ILD的表面掺杂剂浓度；在将所述掺杂剂掺杂到所述伪栅极和所述ILD中之后，去除所述伪栅极以形成腔体；以及在所述腔体中形成所述栅极。

根据本发明的另一方面，提供了一种FinFET，包括：鳍结构；栅极，横跨在所述鳍结构上方；源极-漏极区域，位于所述鳍结构中；以及ILD，横向邻近所述栅极并且包括掺杂剂，其中，所述ILD的邻近所述栅极的掺杂剂浓度低于所述ILD的远离所述栅极的掺杂剂浓度。

根据本发明的又一方面，提供了一种FinFET，包括：鳍结构；栅极，横跨在所述鳍结构上方；源极-漏极区域，位于所述鳍结构中；ILD，横向邻近所述栅极并且包括掺杂剂；以及间隔件，横向介于所述栅极与所述ILD之间，其中，由所述间隔件限定的间隔不具有颈部。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1是根据本发明的一些实施例的鳍结构和伪栅极的简化的顶视图。

图2A至图2I是根据本发明的一些实施例的沿着图1的截面线AA'截取的形成栅极的各个阶段的截面图。

图3A是根据本发明的一些实施例的图2D的阶段之后的阶段的截面图。

图3B是根据本发明的一些实施例的图3A的阶段之后的阶段的截面图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括在第一部件和第二部件之间形成附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

如以上所述，这种FinFET的器件性能和产量仍不能满足先进的技术应用的要求。例如，伪栅极的小顶部关键尺寸(CD)是当前FinFET的成品率递减因子(yield killer)。具体地，在真实栅极替代伪栅极之后，去除真实栅极的一部分以形成开口，并且然后，在开口中并且在栅极上方形成保护层以在随后的孔形成期间保护栅极。孔配置为分别容纳接触塞以用于电连接至源极区域和漏极区域。然而，伪栅极的小顶部CD将导致真实栅极的小顶部CD。由于小CD的工艺限制，所以难以去除栅极的足够厚的部分。因此，形成的保护层可能太薄，并且因此不能在随后的孔形成期间保护栅极，从而导致当前FinFET的器件性能和产量降低。