[发明专利]一种改进的存储器系统及方法

权利要求书

1.一种改进的存储器系统，其特征是：包括成矩阵分布、相互并联的多个存储器模块，每个存储器模块的数据线各通过一个数据锁存器连接显卡数字接口，接收数据信号，每个存储器模块的地址线分别连接二进制计数器的地址输出端，所述二进制计数器的CLR端接收显卡数字接口的场同步信号，CLK端接收显卡数字接口的点时钟信号；

所述二进制计数器为各个存储器模块分配不同的总线地址，所述二进制计数器的AB₁、AB₀连接端口连接译码器的输入端，译码器的输出端输出选择各数据锁存器的选通信号，以将数据信号轮流循环的依次输入各存储器模块进行存储；

存储器模块的数目为m个，m＞1，且m为整数，且m的数目满足：第一个存储器模块与第m个存储器模块数据的传输开始时间之间的时间间隔大于所述存储器模块的写周期；

接收的第n次、第n+1次、第n+2次……第n+m-1次数据分别依次存于第一存储器模块、第二存储器模块、第三存储器模块……第m存储器模块，第n+m次数据存储至第一存储器模块，依次轮流进行数据存储并循环。

2.如权利要求1所述的一种改进的存储器系统，其特征是：所述二进制计数器的CLR端还连接有D触发器的CLK端，D触发器的输出端连接各个存储器模块的读/写控制端。

3.如权利要求1所述的一种改进的存储器系统，其特征是：所述数据锁存器上设有保存时间周期，且该保存时间周期与存储器模块的写入时间相配合。

4.如权利要求1所述的一种改进的存储器系统，其特征是：当场同步信号有效时，D触发器的输出结果翻转一次，改变所述存储器模块的读写状态。

5.如权利要求1所述的一种改进的存储器系统，其特征是：所述点时钟信号经过一个周期，二进制计数器的输出结果加1，当场同步信号有效时，二进制计数器的计数结果清零。

6.如权利要求1所述的一种改进的存储器系统，其特征是：所述存储器系统连接有读取电路。