[发明专利]与工作范围相关的非易失性存储器件有效
申请号: | 201610851419.7 | 申请日: | 2016-09-26 |
公开(公告)号: | CN107293326B | 公开(公告)日: | 2020-11-27 |
发明(设计)人: | 郑会三 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/26 | 分类号: | G11C16/26;G11C16/10;G11C16/30 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 李少丹;许伟群 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 工作范围 相关 非易失性存储器 | ||
1.一种非易失性存储NVM器件,包括:
非易失性存储单元;以及
感测电路,耦接到所述非易失性存储单元的位线,
其中,所述感测电路使用反相器来实施,所述反相器包括耦接到电源电压线的P沟道晶体管和耦接到地电压的N沟道晶体管,
其中,所述P沟道晶体管的栅极耦接到地电压,以及
其中,如果所述N沟道晶体管和所述P沟道晶体管二者都导通,则所述N沟道晶体管的电阻值小于所述P沟道晶体管的电阻值。
2.如权利要求1所述的NVM器件,其中,所述非易失性存储单元被配置成包括耦接在所述位线与地电压之间的单元晶体管。
3.如权利要求1所述的NVM器件,其中,所述非易失性存储单元被配置成包括第一P沟道晶体管,所述第一P沟道晶体管具有耦接到地电压的漏极、浮栅以及源极。
4.如权利要求3所述的NVM器件,其中,所述非易失性存储单元还包括耦接在所述位线与所述第一P沟道晶体管之间的选择晶体管。
5.如权利要求4所述的NVM器件,其中,所述选择晶体管使用第二P沟道晶体管来实施,所述第二P沟道晶体管具有耦接到所述位线的源极、耦接到所述第一P沟道晶体管的所述源极的漏极以及输入第一使能信号的栅极。
6.如权利要求1所述的NVM器件,还包括耦接在所述位线与所述电源电压线之间的电阻式负载部分。
7.如权利要求6所述的NVM器件,其中,所述电阻式负载部分使用第三P沟道晶体管来实施,所述第三P沟道晶体管具有耦接到所述电源电压线的源极、耦接到所述位线的漏极以及输入第二使能信号的栅极。
8.如权利要求7所述的NVM器件,其中,所述第三P沟道晶体管根据施加给所述电源电压线的电源电压的电压电平和所述第二使能信号的电压电平而工作在线性区或饱和区。
9.如权利要求7所述的NVM器件,
其中,所述电阻式负载部分还包括被配置成产生所述第二使能信号的第二使能信号发生器;以及
其中,所述第二使能信号的电压电平根据施加给所述电源电压线的电源电压而变化。
10.如权利要求9所述的NVM器件,
其中,当所述电源电压具有高电平时,所述第二使能信号被产生为具有允许所述第三P沟道晶体管工作在线性区的电压电平;以及
其中,当所述电源电压具有低电平时,所述第二使能信号被产生为具有允许所述第三P沟道晶体管工作在饱和区的电压电平。
11.如权利要求9所述的NVM器件,其中,所述第二使能信号从所述第二使能信号发生器来产生而具有在所述电源电压的30%到70%的范围之内的电压电平。
12.如权利要求11所述的NVM器件,其中,所述第二使能信号被产生为具有对应于所述电源电压的50%的电压电平。
13.如权利要求9所述的NVM器件,
其中,所述第二使能信号发生器使用分电压偏置电路来实施;
其中,所述分电压偏置电路包括串联耦接在所述电源电压线与地电压之间的第一电阻器和第二电阻器;以及
其中,所述分电压偏置电路还包括从所述第一电阻器与所述第二电阻器之间的节点分支出的输出线。
14.如权利要求13所述的NVM器件,其中,所述第一电阻器与所述第二电阻器具有基本上相同的电阻值。
15.如权利要求1所述的NVM器件,
其中,所述N沟道晶体管具有耦接到与所述位线连接的感测输入线的栅极、耦接到地电压的源极以及耦接到感测输出线的漏极;以及
其中,所述P沟道晶体管的源极和漏极分别耦接到所述电源电压线和所述感测输出线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610851419.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于抑制读取干扰的非易失性存储器件
- 下一篇:一种仪器仪表旋转定位架