[发明专利]使用应力缓冲器封装集成电路装置的方法

权利要求书

1.一种用于制作多个封装集成电路装置的方法，其特征在于，包括：

将具有大于0.1和小于3吉帕斯卡(GPa)的弹性模数的第一材料层直接放置在集成电路组件矩阵和基板的第一主表面的暴露部分上方，所述第一主表面的暴露部分上安装有所述集成电路组件；

将具有大于15和小于50GPa的弹性模数的第二材料层放置在所述第一材料层上方以包封所述集成电路组件；以及

单分所述基板以形成所述多个封装集成电路装置。

2.根据权利要求1所述的方法，其特征在于，另外包括：

将所述第一材料层加热到所述第一材料层的熔点温度；以及

将所述第二材料层加热到所述第二材料层的熔点温度直到所述第二材料层熔化。

3.根据权利要求1所述的方法，其特征在于，另外包括：

在将所述第二材料层放置在所述第一材料层上方之前，将所述第一材料层模制在所述集成电路组件和所述基板的所述第一主表面的所述暴露部分的周围。

4.根据权利要求2所述的方法，其特征在于，另外包括：

加热所述第一和第二材料层以包封所述集成电路组件和所述基板的所述第一主表面的所述暴露部分。

5.根据权利要求1所述的方法，其特征在于：

在将所述第一层放置在所述集成电路组件矩阵上方之前，结合所述第一层和所述第二层。

6.一种用于制作封装集成电路装置的方法，其特征在于，包括：

将集成电路组件附着到基板的第一主表面上；

将筛安置在所述集成电路组件的应力敏感电路上方，其中所述筛被配置成在所述筛和所述集成电路组件的顶表面之间形成空腔；以及

将模制化合物沉积于所述筛、所述集成电路组件和所述基板的所述第一主表面的暴露部分上方，其中所述模制化合物包括小于30％的小于指定大小的填充物颗粒，以使得所述空腔充满所述模制化合物，

而没有大于所述指定大小的所述填充物颗粒。

7.根据权利要求6所述的方法，其特征在于，另外包括将所述筛附着到所述集成电路组件上，其中所述筛包括沿着筛网的边缘使用粘附剂而附着到所述集成电路组件的所述筛网，并且设定所述筛网中的开口大小以允许具有小于所述指定大小的颗粒的所述模制化合物通过到所述空腔中。

8.一种用于制造多个半导体装置的方法，其特征在于，包括：

将多个集成电路(IC)管芯附着到基板上，其中所述附着包括在所述IC管芯上的接点和所述基板上的接点之间形成电连接；

在将所述IC管芯附着到所述基板之后，将第一包封材料放置在所述IC管芯的应力敏感区域上方，其中所述第一包封材料包括小于30％的大于指定大小的填充物颗粒；以及

将第二包封材料放置在所述第一包封材料上方，其中所述第二包封材料包括60％到95％的填充物颗粒。

9.根据权利要求8所述的方法，其特征在于，另外包括：

通过经由附着在所述IC管芯的应力敏感区域上方的筛过滤所述第二包封材料来形成所述第一包封材料。

10.根据权利要求8所述的方法，其特征在于：

所述第一包封材料是毯状材料层，其熔化或模制在所述IC管芯和在所述IC管芯周围的所述基板的暴露部分上方；以及

所述第二包封材料是毯状材料层，其熔化或模制在所述第一包封材料上方。