[发明专利]半导体封装及其制造方法在审

申请号：	201610867673.6	申请日：	2016-09-30
公开（公告）号：	CN107579049A	公开（公告）日：	2018-01-12
发明（设计）人：	余振华;余俊辉;余国宠	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L23/31	分类号：	H01L23/31;H01L23/48;H01L21/98
代理公司：	南京正联知识产权代理有限公司32243	代理人：	顾伯兴
地址：	中国台湾新竹科***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体封装及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明实施例是有关于一种半导体封装及其制造方法。

背景技术

通常可以在整片半导体芯片上制造半导体组件和集成电路。在芯片层级工艺中，针对芯片中的管芯进行加工处理，并且可以将管芯与其他的半导体组件一起封装。目前各方正努力开发适用于芯片级封装的不同技术。

发明内容

本发明实施例提供半导体封装结构，能有效地改善半导体封装电性性能。

根据本发明的一些实施例，半导体封装包括第一布线层、第一管芯、至少一第二管芯、至少一第三管芯、封装模塑体、贯穿介层孔、导电部件以及至少一第四管芯。第一管芯位于第一布线层之上且具有至少一导通孔。第一管芯包括至少一个传感器。第二管芯与第三管芯设置于第一布线层上且位于第一布线层与第一管芯之间。封装模塑体设置于第一布线层上且位于第一布线层与第一管芯之间，并且封装模塑体包覆第二管芯与第三管芯。穿透封装模塑体的贯穿介层孔位于第一布线层与第一管芯之间且位于所述至少一第二管芯与所述至少一第三管芯旁边。贯穿介层孔电性连接至第一管芯的至少一导通孔且电性连接至第一布线层。导电部件电性连接至第一布线层。第四管芯电性连接至第一布线层且设置于导电部件旁边。

根据本发明的一些实施例，一种半导体封装包括第一布线层、第一管芯、至少一第二管芯、至少一第三管芯、贯穿介层孔以及封装模塑体。第一管芯包括至少一个传感器和导通孔于其中，第一布线层设置在第一管芯之下。第二管芯与第三管芯设置在第一布线层上且位于第一布线层和第一管芯之间。贯穿介层孔设置在第一布线层上、位于第一布线层和第一管芯之间并且设置于至少一第二管芯与至少一第三管芯旁边。导通孔的位置与贯穿介层孔的位置实质上大致对齐。第一管芯的导通孔与贯穿介层孔电性连接，并且导通孔和贯穿介层孔电性连接至第一布线层。封装模塑体设置于第一布线层上且位于第一布线层和第一管芯之间，而且封装模塑体包覆密封至少一第二管芯、至少一第三管芯以及贯穿介层孔。

根据本发明的一些实施例，半导体封装的制造方法包括提供具有第一管芯的芯片于载体上，其中第一管芯包括至少一个传感器和多个导通孔于其中。形成多个贯穿介层孔于第一管芯之上以及导通孔之上，其中导通孔的位置与贯穿介层孔的位置实质上大致对齐。第一管芯的导通孔与贯穿介层孔电性连接。设置至少一第二管芯与至少一第三管芯于第一管芯之上并且设置于贯穿介层孔旁边。形成封装模塑体于芯片的第一管芯之上并且封装模塑体包覆密封至少一第二管芯、至少一第三管芯以及贯穿介层孔。形成第一布线层于封装模塑体上。贯穿介层孔电性连接至第一布线层。设置至少一第四管芯于第一布线层上。第四管芯电性连接至第一布线层。设置导电部件在第一布线层上。从芯片移除载体并对芯片进行切割工艺而切割穿透至少芯片与封装模塑体，分离得到多个半导体封装。

基于上述，本发明实施例提供半导体封装结构及其制造方法，其中贯穿介层孔与导通孔的位置相对齐，贯穿介层孔直接接触导通孔或贯穿介层孔位置至少与导通孔位置重叠，可为位于封装模塑体不同层的多个管芯提供较短的电性连接路径，进而降低了封装结构厚度并改善提高封装结构的电性性能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A到图1J为依据本发明的一些实施例的半导体封装制造方法的各种阶段所形成的半导体封装的剖面示意图。

图2A为依据本发明的一些实施例的半导体封装的剖面示意图。

图2B为依据本发明的一些实施例的半导体封装的剖面示意图。

图3A到图3I为依据本发明的一些实施例的半导体封装制造方法的各种阶段所形成的半导体封装的剖面示意图。

图4A为依据本发明的一些实施例的半导体封装的剖面示意图。

图4B为依据本发明的一些实施例的半导体封装的剖面示意图。

附图标记说明：

10：半导体封装

100：芯片