[发明专利]集成电路记忆体及其操作方法

权利要求书

1.一种集成电路记忆体，其特征在于，包含：

多个记忆胞，所述多个记忆胞中的每一者连接于至少一条解码线或至少一条接地线，且所述多个记忆胞的每一者包含：

一第一场效晶体管，包含：

一第一区域、一第二区域及一第三区域，其中该第三区域连接于该第一区域与该第二区域；

至少一栅电介层，配置于该第三区域上；以及

至少一栅电极层，用以接收并施加电信号于该栅电介层，以使该第一区域和该第二区域的电信号在该第三区域进行传递；以及

一第二场效晶体管，包含：

一第一区域、一第二区域及一第三区域，其中该第三区域连接于该第一区域与该第二区域；

至少一栅电介层，配置于该第三区域上；以及

至少一栅电极层，用以接收并施加电信号于该栅电介层，以使该第一区域和该第二区域的电信号在该第三区域进行传递；

其中通过施加电信号于该第二场效晶体管的该栅电介层，造成该栅电介层结构损坏呈穿孔状，使得该栅电介层的电导态由高电导态转变为低电导态，且无法再度通过施加电信号于该第二场效晶体管的该栅电介层，而使该栅电介层的电导态进行转态，其中该栅电介层的高电导态和低电导态是分别表示该记忆胞的两个不同的储存状态。

2.根据权利要求1所述的集成电路记忆体，其特征在于，该第二场效晶体管的该至少一栅电极层连接到一第一解码线路，该第二场效晶体管的该第一区域连接到或共用于该第一场效晶体管的该第二区域；或者，当该第二场效晶体管的该栅电介层包含一层电介质层，该电介质层的相对电介常数小于10；当该第二场效晶体管的该栅电介层包含多层电介质层，所述多层电介质层的其中一层的相对电介常数小于10，而所述多层电介质层中的其他电介质层的相对电介常数大于该电介质层的该相对电介常数。

3.根据权利要求2所述的集成电路记忆体，其特征在于，所述多个记忆胞中的两个记忆胞的所述第一场效晶体管皆连接于一第二解码线路，其中该两个记忆胞彼此相邻。

4.一种集成电路记忆体的操作方法，应用于如权利要求3所述的集成电路记忆体，其特征在于，该操作方法包含：

施加电信号于该第一解码线路与该第二解码线路，以使所述多个记忆胞其中一者的该第一场效晶体管电性导通，以于该第二场效晶体管的栅氧化层的两个端点产生电压差或电流，使得该第二场效晶体管的该栅电介层的高电导态转变为低电导态而得以储存信息；

或者，该操作方法包含：

施加电信号于该第一解码线路与一第三解码线路，以于该第二场效晶体管的该栅电介层的两个端点产生电压差，使得该第二场效晶体管的该栅电介层的高电导态转变为低电导态，借此改变该第二场效晶体管的该栅电介层的电导态而得以储存信息，其中与该记忆胞连接的该第三解码线路的电信号的电压准位约为该第一解码线路的电压准位、约为该集成电路记忆体的参考零准位或为浮接状态。

5.根据权利要求4所述的集成电路记忆体的操作方法，其特征在于，还包含：

施加电信号于该第一解码线路及该第二解码线路，以使所述多个记忆胞其中一者的该第一场效晶体管电性导通；以及

辨别该第一解码线路或该第二解码线路上的电信号的强度大小，而读取该第二场效晶体管的该栅电介层的电导状态；

或者，该操作方法还包含：

施加电信号于该第二解码线路，以使所述多个记忆胞其中一者的该第一场效晶体管电性导通；

施加约为该参考零准位的电信号于该第一解码线路与该第三解码线路；以及

辨别该第二解码线路或该第三解码线路上的电信号的强度大小，而读取该第二场效晶体管的该栅电介层的电导状态。