[发明专利]集成电路记忆体及其操作方法

说明书

一种集成电路记忆体及其操作方法。记忆体包含多个记忆胞，记忆胞的每一者包含第一场效晶体管与第二场效晶体管。第一场效晶体管包含至少一栅电介层及至少一栅电极层，至少一栅电极层用以接收并施加电信号于栅电介层，使第一场效晶体管的第一区域和第二区域的电信号在第三区域传递。第二场效晶体管包含至少一栅电介层及至少一栅电极层，至少一栅电极层用以接收并施加电信号于栅电介层，使第二场效晶体管的第一区域和第二区域的电信号在第三区域传递。通过施加电信号于第二场效晶体管的栅电介层，使得栅电介层的电导态由高电导态转变为低电导态，而使栅电介层的电导态进行转态，栅电介层的高电导态和低电导态分别表示该记忆胞的两个不同的储存状态。

技术领域

本发明是有关于一种记忆体，尤其是有关于一种一次性编程重复随机读取的集成电路记忆体。

背景技术

一次编程(one time programming,OTP)记忆体及多次性编程(multi timeprogramming,MTP)记忆体家族主要分有三类，说明如后。第一类是最传统的利用金属连线中的金属原子因为电迁移效应(electromigration)在大电流的时候被推动使得金属连线断线，形成熔丝型态(fuse-type)，可用铝/铜/硅化物衬垫(Al/Cu/Silicide liner)、多晶硅衬垫(poly-Si liner)、接触贯孔(contact via)或金属栅衬垫(metal gate liner)实现。

第二类是因为栅电介层厚度不断微缩，使得电介层的崩溃电场大幅下降，因此利用电介层崩溃的机制可让栅电介层从原本的低电导态变成高电导态，形成反熔丝型态(anti-fused type)，因为栅电介层反熔丝崩溃的机制相较于金属电迁移熔丝崩溃机制操作上较稳定且单位记忆体所需面积较小，是目前的OTP应用的主流。

第三类则是利用电荷储存(charge storage)的机制来达成，可利用记忆体制程在系统单晶片(System on Chip,SOC)上形成浮动栅(floating-gate)或SONOS(silicon-oxide-nitride-oxide-silicon)结构，形成快闪式记忆体(Flash MOSFET)；抑或，使用多晶硅(poly-Si)CMOS器件的栅侧壁结构(spacer)来储存电荷达成记录信息的目的。

上述第一类需要的面积大、操作电流高、读取窗口小，因此，只适合低密度的开机码编程。第二类的信息保存性(retention)较佳而且不需额外光罩，且不需利用特殊制程便可实现，成本低廉。

由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。

发明内容

发明内容旨在提供本揭示内容的简化摘要，以使阅读者对本揭示内容具备基本的理解。此发明内容并非本揭示内容的完整概述，且其用意并非在指出本发明实施例的重要/关键器件或界定本发明的范围。

本发明内容的一目的是在提供一种集成电路记忆体，借以改善先前技术的问题。