[发明专利]半导体结构及其制造方法

说明书

本发明提供了一种半导体结构及其制造方法。该半导体结构包括：基板、导电层、绝缘层、包含第一存储器结构群及第二存储器结构群的存储器结构、隔离沟槽，以及共同源极沟槽。导电层与绝缘层交替堆叠于基板上。各第一存储器结构群包括第一存储器结构，各第二存储器结构群包括第二存储器结构。第一存储器结构及第二存储器结构贯穿导电层及绝缘层。各隔离沟槽形成于第一存储器结构群及第二存储器结构群之间。隔离沟槽以具有间隙的不连续方式水平横越基板。共同源极沟槽形成于基板上并平行于隔离沟槽延伸。

技术领域

本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种具有高存储器密度的半导体结构及其制造方法。

背景技术

近年来，半导体元件的结构时常改变，而此些元件的存储容量也持续地上升。存储器元件用于许多产品的存储单元之中，例如是MP3播放器、数字相机、计算机文件等等。随着应用的增加，存储器元件的需求聚焦在小尺寸以及大的存储器容量。为了满足此些需求，需要一种具有高单元密度及小尺寸的存储器元件及其制造方法。

如上所述，期望发展一种三维存储器元件，其具有大量的多堆叠平面以达到较高的储存容量、较佳的质量，并且仍保持小尺寸。

发明内容

本发明大致上有关于一种半导体元件及其制造方法。于本发明所述的半导体结构中，一对垂直存储器结构的两者均具有水平C形剖面(horizontal C shaped cross-sections)，并以隔离沟槽(isolation trench)彼此分隔；从而得以提升在单元区域(unitarea)中的存储器密度，而可达到较高的记忆储存容量(memory storage capacity)。

于本发明的一方面，一些实施例提供了一种半导体结构，包括：基板；形成于基板上的导电层及绝缘层，其中导电层与绝缘层交替堆叠于基板上；包括一组第一存储器结构群及一组第二存储器结构群形成于基板上并穿过导电层及绝缘层的结构，各第一存储器结构群包括第一存储器结构，各第一存储器结构具有第一剖面形状，各第二存储器结构群包括第二存储器结构，各第二存储器结构具有第二剖面形状，第一剖面形状及第二剖面形状互补；以及形成于基板上的隔离沟槽，各隔离沟槽设置于第一存储器结构群及第二存储器结构群之间，使得相邻的隔离沟槽以沿着相邻的隔离沟槽的轴向的间隙分隔。

本发明的实施例可包括如下所述的技术特征的一个或多个：

半导体结构可还包括形成于基板上并实质上平行隔离沟槽延伸共同源极沟槽。导电层可包括以金属导体填入(fill-in)的取代栅极(replacement gate)。半导体结构可包括外延结构(epitaxial structure)，各外延结构各自垂直形成于隔离沟槽及基板之间，使对应的第一存储器结构及对应的第二存储器结构经由外延结构电性连接至基板。各第一存储器结构及各第二存储器结构各包括：(一)存储器结构层，包括形成于导体层上的阻挡层(barrier layer)；形成于阻挡层上的记忆储存层(memory storage layer)；及形成于记忆储存层上的隧穿层(tunneling layer)；以及(二)形成于存储器结构层上的通道层(channel layer)，其中通道层可为多晶硅层。各第一存储器结构群及各第二存储器结构群可为包括二至四个存储器结构的存储器结构群，且其中各存储器结构可为垂直存储器结构。各第一存储器结构群可具有水平C型剖面，其中各第一存储器结构群各自与第二存储器结构群相对于隔离沟槽两侧对称，且其中各第二存储器结构群可具有水平C型剖面，其中各第二存储器结构群各自与第一存储器结构群相对于隔离沟槽两侧对称。

半导体结构可包括：各自电性连接于一第一存储器结构的第一接触结构；以及各自电性连接于一第二存储器结构的第二接触结构。半导体结构可包括：，电性连接于各第一接触结构的第一位线；以及电性连接于各第二接触结构的第二位线，其中第一位线及第二位线可实质上彼此平行，而第一位线及第二位线可实质上正交于共同源极沟槽。第一位线可电性耦接于共同源极沟槽，而第二位线可电性耦接于共同源极沟槽。