[发明专利]半导体结构的形成方法

说明书

本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成伪栅极结构，所述伪栅极结构包括位于所述衬底上的伪栅介质层以及位于所述伪栅介质层上的伪栅极；在所述衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁，并暴露出所述伪栅极顶部表面；去除部分厚度的伪栅极，在所述介质层中形成开口和伪栅极层，所述开口底部暴露出所述伪栅极层表面；在所述开口中形成保护层；之后，对所述介质层进行离子注入；离子注入之后，去除所述保护层。所述保护层能够在离子注入过程中保护所述伪栅极层，避免在所述伪栅极层中注入离子，从而能够减少栅介质层上残留的伪栅极层材料，因此，所述形成方法能够改善半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而可以提高器件的性能。然而，随着器件面积以及器件之间的距离不断缩小，问题也随之产生。

随着半导体器件集成度的提高，器件之间距离不断缩小，这就要求半导体器件之间的介质层具有很好的绝缘性。如果所述介质层的绝缘性较差在施加电压的情况下就可能被击穿，增加半导体器件的漏电流，甚至引起不同半导体器件之间的短路，从而影响半导体结构性能。

一种方法是对所述介质层进行离子注入，增加所述介质层的绝缘性。

然而，现有的半导体结构的形成方法容易导致所形成的半导体结构性能较差。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，能够改善所形成的半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成伪栅极结构，所述伪栅极结构包括位于所述衬底上的伪栅介质层以及位于所述伪栅介质层上的伪栅极；在所述衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁，并暴露出所述伪栅极顶部表面；去除部分厚度的伪栅极，在所述介质层中形成开口和伪栅极层，所述开口底部暴露出所述伪栅极层表面；在所述开口中形成保护层；形成所述保护层之后，对所述介质层进行离子注入；离子注入之后，去除所述保护层；去除所述保护层之后，去除所述伪栅极层和所述伪栅介质层。

可选的，所述保护层为有机抗反射涂层或有机介质层。

可选的，去除部分所述伪栅极的工艺包括：干法刻蚀。

可选的，形成所述保护层的步骤包括：在所述开口中和所述介质层上形成初始保护层；去除所述介质层上的初始保护层，形成保护层。

可选的，形成初始保护层的工艺包括：旋涂工艺或化学气相沉积工艺。

可选的，去除所述介质层上的初始保护层的工艺包括：干法刻蚀工艺或化学机械研磨。

可选的，去除部分厚度的伪栅极之后，去除的伪栅极的厚度为200埃～600埃。

可选的，所述伪栅极层的厚度为800埃～1500埃。

可选的，去除所述保护层的工艺包括：干法刻蚀或湿法刻蚀。

可选的，去除所述伪栅极层和所述伪栅介质层的工艺包括：湿法刻蚀或干法刻蚀。

可选的，所述伪栅介质层的材料为氧化硅。

可选的，所述介质层的材料为氧化硅。

可选的，所述离子注入注入的离子为硅离子、氮离子或碳离子。

可选的，形成所述介质层的步骤包括：在所述衬底上形成初始介质层，所述初始介质层覆盖所述伪栅极结构侧壁和顶部表面；对所述初始介质层进行平坦化处理，暴露出所述伪栅极顶部表面。

可选的，所述平坦化处理的工艺包括化学机械研磨。