[发明专利]半导体装置

说明书

一种包括具有相同极性晶体管的半导体装置功耗低且能够防止输出的电位的幅度变小。该半导体装置，包括：具有第一电位的第一布线；具有第二电位的第二布线；具有第三电位的第三布线；具有相同极性的第一晶体管及第二晶体管；以及用来选择是对第一晶体管及第二晶体管的栅极供应第一电位还是对第一晶体管及第二晶体管的栅极供应第三电位以及用来选择是否对第一晶体管及第二晶体管的漏极端子供应一个电位的多个第三晶体管。第一晶体管的源极端子与第二布线连接，并且第二晶体管的源极端子与第三布线连接。

技术领域

本发明涉及一种包括具有相同极性的晶体管的电路以及诸如包括上述电路的半导体显示装置等半导体装置。

背景技术

为了降低底板(电路板)的成本，作为诸如液晶显示装置、EL显示装置等半导体显示装置，与包括互补金属氧化物半导体(CMOS)相比，更优选包括具有相同极性的半导体。专利文献1及专利文献2公开了一种由具有相同极性的晶体管构成用于半导体显示装置的驱动电路的诸如反相器、移位寄存器等各种电路的技术。

[参考文献]

[专利文献1]日本专利申请公开2001-325798号公报

[专利文献2]日本专利申请公开2010-277652号公报

发明内容

作为由非晶硅或氧化物半导体晶体管构成的半导体显示装置，可以使用第五代(宽1200mm×长1300mm)或第五代之后的玻璃衬底。因此这种半导体装置具有高生产率且低成本的优点。但是，包括非晶硅或氧化物半导体晶体管通常具有相同极性并容易变为常导通(normally-on)。并且，由具有相同极性的晶体管构成的电路有当晶体管为常导通时功耗增大或者电位输出的幅度变小等的问题。

例如，在专利文献2的图10所公开的电路中，晶体管Q2的源极端子的电位被固定为低电位VSS。如果晶体管Q2为常截止(normally-off)，当晶体管Q2的栅极被施加低电位VSS时晶体管Q2截止。但是，当晶体管Q2为常导通时，即使晶体管Q2的栅极被施加低电位VSS，相对于源极端子的栅极的电压(栅电压)仍高于晶体管Q2的阈值电压。因此，晶体管Q2不是截止而是导通。

当晶体管Q2在应该为截止时导通时，无用的电流流过电路而导致消耗电流增大。再者，上述无用的电流使流过用来对电路供应电位(例如，在专利文献2的图10的情况下，低电平的电位VSS或时钟信号CLKA的高电平电位VDD及低电平电位VSS)的布线的电流增大。并且，上述布线的电阻使被供应电位VDD的布线的电位降低，并使被供应电位VSS的布线的电位上升。其结果，从电路输出的电位的幅度小于电位VDD与电位VSS之间的电位差(理想的电位差)。

尤其是，在半导体显示装置的像素部中，当对与多个像素连接的被称为总线的布线(例如，扫描线或信号线)供应从电路输出的电位时，用来控制从电路输出电位的晶体管(例如，专利文献2的图10中的晶体管Q2)需要具有较大的电流供给能力。因此，在很多情况下，将该晶体管的沟道宽度W设定为大于电路中的其他晶体管的沟道宽度W。晶体管的漏极电流与沟道宽度W成正比。因此，在将常导通晶体管的沟道宽度W设定为大的情况下，当常导通晶体管应该截止时，流过常导通晶体管的电流比其他晶体管的电流大。因此，流过电路的无用的电流增大而导致上述功耗增大或输出的电位的幅度缩小等显著地发生。

鉴于上述技术背景，本发明的目的之一是提供一种低功耗的半导体装置。此外，本发明的目的之一是提供一种能够防止输出的电位的幅度变小的半导体装置。

根据本发明的一个方式的半导体装置是一种电路，该电路包括多个晶体管，并且通过使上述多个晶体管分别为导通或截止来选择性地输出高电位或低电位。在本发明的一个方式中，在多个晶体管中，通过不同布线对输出侧的晶体管的源极端子及对其他晶体管的源极端子供应的电位。并且，当用来将电位供应给其他晶体管的源极端子的布线的电位通过上述其他晶体管供应给输出侧晶体管的栅极时，输出侧晶体管截止。