[发明专利]蚀刻方法

说明书

本发明公开一种蚀刻方法，包括下列步骤。首先，提供一基底，基底上定义有第一区以及与第一区相邻的第二区。于基底上形成一材料层，并于材料层上形成一图案化掩模。图案化掩模包括一第一部与一第二部。第一部覆盖位于第一区的材料层。第二部对应第二区，且第二部包括一格状结构。格状结构包括多个开口与多个遮蔽部。各开口暴露出的位于第二区的材料层。各遮蔽部位于相邻的开口之间，且各遮蔽部覆盖的位于第二区的材料层。进行一等向性蚀刻，用以移除被开口所暴露的材料层以及被遮蔽部所覆盖的材料层。

技术领域

本发明涉及一种蚀刻方法，尤其是涉及一种改善蚀刻均匀性的蚀刻方法。

背景技术

随着科技进步，集成电路制作工艺技术也随之不断精进，因此各种电子电路可集积/成形于单一芯片上。制造芯片的半导体制作工艺包括许多步骤，例如形成薄膜的沉积制作工艺、形成图案化光致抗蚀剂的光致抗蚀剂涂布、曝光与显影制作工艺以及对薄膜进行图案化的蚀刻制作工艺等。蚀刻制作工艺大体上可区分为等向性(isotropic)蚀刻以及非等向性(anisotropic)蚀刻。一般来说，非等向性蚀刻由于对于临界尺度(criticaldimension，CD)的控制度较佳，故较常应用于图案化较微小或/及CD控制精准度要求较高的部件。相对来说，等向性蚀刻一般具有较高的蚀刻选择比、较高的蚀刻速率等优点，所以也为集成电路制作工艺中常被使用的蚀刻方法。在等向性蚀刻进行时，为了确保蚀刻效果，往往必须些许增加蚀刻时间而产生过蚀刻(over etching)的效果。然而，在此过蚀刻的状况下，会造成被掩模(例如光致抗蚀剂)覆盖的材料层发生侧向蚀刻现象，而此侧向蚀刻现象会受到例如地形起伏状况等因素而产生差异，进而造成蚀刻均匀性不佳等问题而导致制作工艺上的不良影响。

发明内容

本发明提供了一种蚀刻方法，利用具有格状结构的图案化掩模来进行等向性蚀刻，用等向性蚀刻移除被图案化掩模的格状结构覆盖的材料层，由此达到提升蚀刻均匀性的效果。

根据本发明的一实施例，本发明提供一种蚀刻方法，包括下列步骤。首先，提供一基底，基底上定义有一第一区以及与第一区相邻的一第二区。于基底上形成一材料层，并于材料层上形成一图案化掩模。图案化掩模包括一第一部以及一第二部。第一部覆盖位于第一区的材料层。第二部对应第二区，且第二部包括一格状结构。格状结构包括多个开口以及多个遮蔽部。各开口暴露出的的位于第二区的材料层。各遮蔽部位于相邻的开口之间，且各遮蔽部覆盖的位于第二区的材料层。然后，进行一等向性蚀刻，用以移除被开口所暴露的材料层以及被遮蔽部所覆盖的材料层。

附图说明

图1与图2为本发明第一实施例的蚀刻方法的示意图，其中

图2为图1之后的状况示意图；

图3至图9为本发明第二实施例的蚀刻方法的示意图，其中

图4为图3之后的状况示意图；

图5为沿图4中的剖线A-A’所绘示的剖视示意图；

图6为图4之后的状况示意图；

图7为图5之后的状况示意图；

图8为图案化掩模的开口与基底上的导线的对应状况示意图；

图9为沿图8中的剖线B-B’所绘示的剖视示意图；

图10至图12为本发明第三实施例的蚀刻方法的示意图，其中

图11为图10之后的状况示意图；

图12为图案化掩模的开口与基底上的导线的对应状况示意图；

图13为本发明第四实施例的蚀刻方法的示意图；

图14为本发明第五实施例的蚀刻方法的示意图。

主要元件符号说明