[发明专利]一种FPGA芯片版图连线显示方法在审
| 申请号： | 201610914077.9 | 申请日： | 2016-10-20 |
| 公开（公告）号： | CN107967704A | 公开（公告）日： | 2018-04-27 |
| 发明（设计）人： | 赵小波;沈磊;叶翼;戴少华;李小南 | 申请（专利权）人： | 上海复旦微电子集团股份有限公司 |
| 主分类号： | G06T11/80 | 分类号： | G06T11/80;G06T11/40 |
| 代理公司： | 上海信好专利代理事务所(普通合伙)31249 | 代理人： | 潘朱慧 |
| 地址： | 200433 上海市杨*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 fpga 芯片 版图 连线 显示 方法 | ||
1.一种FPGA芯片版图连线显示方法，其特征在于，包含以下步骤：
S1、为整个版图的显示预先存储不同显示等级的单元格图片；
S2、为每一个显示等级创建一个kdtree；
S3、版图被缩放到某一等级时，根据当前显示等级对应的kdtree查找应该被高亮显示的连线和PIP；
S4、对需要被高亮显示的连线和PIP进行高亮显示。
2.如权利要求1所述的FPGA芯片版图连线显示方法，其特征在于，所述的步骤S2具体包含：
S21、为每一个显示等级创建一个kdtree；
S22、把所有的连线和PIP添加到kdtree中。
3.如权利要求1所述的FPGA芯片版图连线显示方法，其特征在于，所述的步骤S3具体包含：
S31、版图被缩放到某一等级；
S32、找到对应等级的单元格图片，拼装为整个版图；
S33、在当前显示等级对应的kdtree中使用当前坐标的位置来查找应该被高亮显示的连线和PIP。
4.如权利要求3所述的FPGA芯片版图连线显示方法，其特征在于，所述的步骤S2中还包含：
创建一个数据结构单元。
5.如权利要求4所述的FPGA芯片版图连线显示方法，其特征在于，所述的步骤S3中还包含：
S34、数据结构单元存储当前被选中的连线和PIP。
6.如权利要求5所述的FPGA芯片版图连线显示方法，其特征在于，步骤S4后还包含：
S5、版图缩放到其他等级时，重新找到对应等级的单元格图片，拼装为整个版图，根据数据结构单元中存储当前被选中的连线和PIP信息在新显示等级所对应的kdtree中查找对应需要被高亮显示的连线和PIP，并对其进行高亮显示。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海复旦微电子集团股份有限公司，未经上海复旦微电子集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610914077.9/1.html，转载请声明来源钻瓜专利网。
