[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：提供半导体衬底，在所述半导体衬底的表面上形成阻挡层；在所述阻挡层上形成倒梯形的光刻胶图案；对所述光刻胶图案进行各向同性蚀刻，以使所述光刻胶图案的侧壁与所述半导体衬底的表面垂直；进行各向异性蚀刻，以蚀刻去除所述光刻胶图案侧壁外侧的所述阻挡层；在所述光刻胶图案的侧壁上形成间隙壁；去除所述光刻胶图案和所述阻挡层。根据本发明的制造方法，优化了目标图案的轮廓，提高了目标图案的关键尺寸(CD)的均匀性，且该方法成本低，在线控制容易，进而提高了器件的良率和性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，双图案技术(Double-Patterning，DP)正作为一种解决途径在小于32nm节点的半导体器件制备过程中得到广泛的接受和应用。

双图案技术(Double-Patterning，DP)通过节距碎片(pitch fragmentation)克服了K1限制，从而被广泛的用于半导体器件的制备中。目前在双图案技术(Double-Patterning，DP)技术中有自对准双图案(Self-aligned double patterning，SADP)、光刻-蚀刻-光刻-蚀刻(Litho-Etch-Litho-Etch，LELE)以及冻结涂层蚀刻(Litho-Freeze-Litho，LFL)。

在器件制备过程中选用哪种技术，需要综合考虑每种技术的灵活性、适用性以及成本的高低进行选择。其中自对准双图案技术(Self-aligned double patterning，SADP)在实现最小间距的蚀刻能力超出了对该方法的期待。

在SADP过程中通常选用正光刻胶并图案化作为双图案中的核(core)，再选用超低温沉积方法在所述光刻胶核上形成间隙壁层，在沉积过程中所述间隙壁层对所述光刻胶核产生一定的应力，导致光刻胶核的侧壁性能降低，甚至发生变形倾斜严重，从而对图案的转移造成影响，使转移的图案轮廓严重失真，最终影响器件的性能和良率。

因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底的表面上形成阻挡层；

在所述阻挡层上形成倒梯形的光刻胶图案；

对所述光刻胶图案进行各向同性蚀刻，以使所述光刻胶图案的侧壁与所述半导体衬底的表面垂直；

进行各向异性蚀刻，以蚀刻去除所述光刻胶图案侧壁外侧的所述阻挡层；

在所述光刻胶图案的侧壁上形成间隙壁；

去除所述光刻胶图案和所述阻挡层。

进一步，形成所述倒梯形的光刻胶图案的方法包括：

在所述半导体衬底上旋涂负性光刻胶；

利用明场光罩对所述负性光刻胶进行曝光；

将未被曝光的负性光刻胶显影去除，以形成所述倒梯形的光刻胶图案。

进一步，所述显影使用的显影液包括乙酸正丁酯。

进一步，所述阻挡层为低温氧化物层。