[发明专利]半导体器件以及形成场效应晶体管的方法

说明书

半导体器件包括具有第一半导体材料的鳍。鳍包括源极/漏极(S/D)区域和沟道区域。S/D区域提供顶面和两个侧壁表面。S/D区域的宽度小于沟道区域的宽度。半导体器件还包括在S/D区域上方且具有掺杂的第二半导体材料的半导体膜。半导体膜提供分别地基本上平行于S/D区域的顶面和两个侧壁表面的顶面和两个侧壁表面。半导体器件还包括半导体膜的顶面和两个侧壁表面上方的且用于与S/D区域电通信的金属接触件。本发明的实施例还涉及形成场效应晶体管的方法。

技术领域

本发明的实施例涉及半导体器件以及形成场效应晶体管的方法。

背景技术

半导体集成电路(IC)产业经历了指数增长。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比前一代更小且更复杂的电路。在IC发展过程中，功能密度(即每芯片面积上互连器件的数量)通常增大了而几何尺寸(即，使用制造工艺可以做出的最小的元件(或线))减小了。这种按比例缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。这种按比例缩小工艺也增大了加工和制造IC的复杂度。

例如，与在短沟道晶体管中的传统平面FET相比，诸如鳍式场效应晶体管(FinFET)的多栅极场效应晶体管(FET)已经得到发展以用于更好的栅极可控性。多栅极FinFET的实例包括双栅极FET、三栅极FFET、欧米茄栅极FET和全环栅(或环绕栅)FET。期望多栅极FET将半导体工艺技术缩放为超出传统块状金属氧化物半导体FET(MOSFET)技术的限制。然而，由于晶体管器件结构按比例缩小并成为三维，晶体管接触电阻表现出对器件性能增加的影响。因此，具有减小接触电阻的新接触结构是所期望的。

发明内容

本发明的实施例提供了一种半导体器件，包括：鳍，具有第一半导体材料，所述鳍具有源极/漏极(S/D)区域和沟道区域，所述源极/漏极区域提供顶面和两个侧壁表面，其中，所述源极/漏极区域的宽度小于所述沟道区域的宽度；半导体膜，位于所述源极/漏极区域上方且具有掺杂的第二半导体材料，所述半导体膜的顶面和两个侧壁表面分别地平行于所述源极/漏极区域的顶面和两个侧壁表面；以及金属接触件，位于所述半导体膜的顶面和两个侧壁表面上方且用于与所述源极/漏极区域电通信。

本发明的另一实施例提供了一种形成场效应晶体管(FET)的方法，包括：提供鳍，其中，所述鳍包括第一半导体材料并且具有用于所述场效应晶体管的源极区域、沟道区域和漏极区域；在所述沟道区域上方形成栅极堆叠件；修整所述鳍以减小在所述源极区域和所述漏极区域中的所述鳍的宽度；在所述源极区域和所述漏极区域上方形成半导体膜，其中，所述半导体膜包括掺杂的第二半导体材料且共形于所述鳍；以及在所述半导体膜上方沉积金属，其中，所述金属用于与所述源极区域和所述漏极区域电通信。

本发明的又一实施例提供了一种形成场效应晶体管(FET)的方法，包括：提供鳍，其中，所述鳍包括第一半导体材料并且具有用于所述场效应晶体管的源极区域、沟道区域和漏极区域；在所述沟道区域上方形成伪栅极堆叠件；在所述伪栅极堆叠件的侧壁上方形成栅极间隔件；修整所述鳍以减小在所述源极区域和所述漏极区域中的所述鳍的宽度；在所述源极区域和所述漏极区域上方形成半导体膜，其中，所述半导体膜包括掺杂的第二半导体材料且共形于所述鳍；实施置换栅极工艺，从而用金属栅极置换所述伪栅极堆叠件；形成接触孔以暴露所述半导体膜的顶面的部分和两个侧壁表面的部分；以及在所述接触孔中沉积金属。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。

图1A至图1B是根据本发明的各个方面构造的半导体器件的立体图和截面图。

图2示出了根据一些实施例的制造图1A和图1B的半导体器件的方法的流程图。