[发明专利]分割和接合方法及其形成的结构

说明书

本发明实施例公开了分割和接合方法以及由此形成的结构。方法包括分割第一芯片，以及在分割第一芯片之后，接合第一芯片至第二芯片。第一芯片包括第一半导体衬底和位于第一半导体衬底的正面上的第一互连结构。分割第一芯片包括通过第一半导体衬底的背面蚀刻穿过第一互连结构。

技术领域

本发明实施例涉及分割和接合方法及其形成的结构。

背景技术

由于许多电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，半导体工业经历了快速发展。在大多数情况下，该集成度的改进源自最小部件尺寸(例如，向着亚20nm节点缩小半导体工艺节点)的不断减小，其允许将更多的组件集成到给定的区域中。由于最近对微型化、更高速度和更大带宽以及更低功率消耗和延迟时间(latency)的需求不断增长，因此亟需用于半导体管芯的更小和更具创造性的封装技术。

随着半导体技术进一步发展，诸如3D集成电路(3DIC)的堆叠式半导体器件已出现，并成为进一步减少半导体器件的物理尺寸的有效替代物。在堆叠式半导体器件中，在不同半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。可将两个或多个半导体晶圆安装在另一个半导体晶圆的上部以进一步减小半导体器件的形式因数。

可通过适当的接合技术将两个半导体晶圆接合在一起。可在堆叠式半导体晶圆之间提供电连接。堆叠式半导体器件可提供更高的集成度以及更小的形式因数并且使性能增强和能量消耗降低。

发明内容

根据本发明的一些实施例，提供了一种制造半导体结构的方法，包括：分割第一芯片，所述第一芯片包括第一半导体衬底和在所述第一半导体衬底的正面上的第一互连结构，分割所述第一芯片包括通过所述第一半导体衬底的背面蚀刻穿过所述第一互连结构；以及在所述分割所述第一芯片之后，将所述第一芯片接合至第二芯片。

根据本发明的另一些实施例，还提供了一种制造半导体结构的方法，包括：在未分割的第一晶圆上形成第一芯片，所述第一芯片包括第一半导体衬底，所述第一半导体衬底是所述未分割的第一晶圆的部分并且包括位于所述第一半导体衬底上的第一互连结构；从所述第一晶圆的剩余部分分割所述第一芯片；以及在分割所述第一芯片之后，将所述第一芯片接合至第二芯片，所述第二芯片位于未分割的第二晶圆上，所述第二芯片包括第二半导体衬底，所述第二半导体衬底是所述未分割的第二晶圆的部分并且包括位于所述第二半导体衬底上的第二互连结构，将所述第一互连结构接合至所述第二互连结构，在所述接合之后，所述第一互连结构的外侧壁形成为以小于90°的角度与所述第一芯片和所述第二芯片之间的接合界面相交。

根据本发明的又一些实施例，还提供了一种半导体结构，包括：第一芯片，包括第一半导体衬底和位于所述第一半导体衬底的正面上的第一互连结构；以及第二芯片，接合至所述第一芯片，所述第二芯片包括第二半导体衬底和位于所述第二半导体衬底的正面上的第二互连结构，所述第一芯片的外侧壁在所述第一芯片和所述第二芯片之间的接合界面处以小于90°的内角与所述接合界面相交。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。

图1至图8是其中将芯片分割并接合至较大衬底的第一实施例的中间步骤中的结构的各个截面图。

图9至图11是其中将芯片分割并接合至较大衬底的第二实施例的中间步骤中的结构的各个截面图。

图12和图13是其中将芯片分割并接合至较大衬底的第三实施例的中间步骤中的结构的各个截面图。

图14至图16是其中将芯片分割并接合至较大衬底的第四实施例的中间步骤中的结构的各个截面图。