[发明专利]半导体装置的制造方法

说明书

本发明公开了一种半导体装置的制造方法，涉及半导体技术领域。所述方法包括：提供衬底结构，所述衬底结构包括PMOS区域和NMOS区域，所述PMOS区域包括第一半导体区、在所述第一半导体区之上的第一栅极结构、以及在所述第一栅极结构两侧的第一源区和第一漏区；所述NMOS区域包括第二半导体区和在所述第二半导体区之上的第二栅极结构；向所述第一源区和所述第一漏区引入p型杂质；执行第一退火工艺；在所述第二栅极结构两侧形成第二源区和第二漏区，并向所述第二源区和所述第二漏区引入n型杂质；执行第二退火工艺。本发明能够兼顾PMOS器件和NMOS器件的热预算的需求，既能使得p型杂质更好地掺入PMOS器件的源区和漏区中，又不会影响NMOS器件的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体装置的制造方法。

背景技术

随着器件关键尺寸的逐渐缩小，器件的性能的提升变得越来越困难。为了进一步提高P沟道金属氧化物半导体(Positive Channel Metal Oxide Semiconductor，PMOS)器件的载流子的迁移率，可以提高源区和漏区外延的SiGe中的Ge的含量。

然而，本公开的发明人发现，SiGe中的Ge的含量的提高会使得p型杂质(例如硼等)很难被掺入SiGe中。这是因为一方面占据Si晶格位置的Ge比较多，减小了杂质占据晶格位置的几率；另一方面，位于Si晶格间隙位置的Ge也比较多，这会影响p型杂质的扩散。因此，PMOS器件需要更高的热预算(thermal budget)以使得p型杂质可以更容易被掺入SiGe中。

但是，更高的热预算会使得N沟道金属氧化物半导体(Negative Channel MetalOxide Semiconductor，NMOS)器件的源区和漏区掺入的杂质(例如磷)的扩散更严重，这会加剧短沟道效应，从而降低NMOS器件的性能。因此，NMOS器件需要较低的热预算。

因此，有必要提出一种技术方案，能够兼顾PMOS器件和NMOS器件的热预算的需求。

发明内容

本公开的一个实施例的目的在于提出一种半导体装置的制造方法，能够兼顾PMOS器件和NMOS器件的热预算的需求。

根据本公开的一个实施例，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括PMOS区域和NMOS区域，所述PMOS区域包括第一半导体区、在所述第一半导体区之上的第一栅极结构、以及在所述第一栅极结构两侧的第一源区和第一漏区；所述NMOS区域包括第二半导体区和在所述第二半导体区之上的第二栅极结构；向所述第一源区和所述第一漏区引入p型杂质；执行第一退火工艺；在所述第二栅极结构两侧形成第二源区和第二漏区，并向所述第二源区和所述第二漏区引入n型杂质；执行第二退火工艺。

在一个实施例中，所述第一退火包括尖峰退火；所述第二退火包括激光退火或闪光退火。

在一个实施例中，在900-1050℃的范围内执行第一退火工艺。

在一个实施例中，在950-1350℃的范围内执行第二退火工艺，退火时间为400-800μs。

在一个实施例中，所述PMOS区域还包括在所述第一半导体区上的第一鳍片，所述第一栅极结构横跨在所述第一鳍片上；所述NMOS区域还包括在所述第二半导体区上的第二鳍片，所述第二栅极结构横跨在所述第二鳍片上。

在一个实施例中，通过如下步骤形成所述第一源区和所述第一漏区：对所述第一鳍片未被第一栅极结构覆盖的部分进行刻蚀以形成凹陷；在形成的凹陷中外延生长第一半导体材料以形成第一源区和第一漏区。

在一个实施例中，所述第一半导体材料包括SiGe。