[发明专利]集成电路的制造方法与半导体元件

权利要求书

1.一种集成电路的制造方法，包括：

提供结晶的晶圆，所述晶圆具有在晶面(100)中的表面，且所述晶圆具有氧浓度范围在7ppma至10ppma之间以及深度大于5μm的剥蚀区；

在所述晶圆的所述表面上形成晶粒的阵列，每一所述晶粒具有存储器阵列区与周边电路区；

在所述存储器阵列区中的所述表面中形成多个第一沟槽，所述多个第一沟槽沿着结晶方向<100>延伸；以及

在所述周边电路区中的所述表面中形成多个第二沟槽，所述多个第二沟槽沿着所述结晶方向<100>延伸。

2.如权利要求1所述的集成电路的制造方法，还包括将可流动介电材料填满所述多个第一沟槽与所述多个第二沟槽。

3.如权利要求1所述的集成电路的制造方法，在形成所述多个第一沟槽以及形成所述多个第二沟槽之前，包括：

在所述晶圆上形成氧化硅薄膜与第一半导体薄膜；以及

刻蚀穿过所述氧化硅薄膜与所述第一半导体薄膜。

4.如权利要求1所述的集成电路的制造方法，在形成所述多个第一沟槽与所述多个第二沟槽之前，还包括在所述晶圆上形成氧化硅薄膜与第一半导体薄膜。

5.如权利要求2所述的集成电路的制造方法，还包括在所述介电材料上形成光刻胶层，其中形成所述光刻胶层为图案化所述周边电路区的掩模。

6.如权利要求2所述的集成电路的制造方法，还包括：

在所述多个第一沟槽与所述多个第二沟槽上形成复合层；

在所述复合层上形成第二半导体薄膜；

刻蚀穿过所述复合层与所述第二半导体薄膜，以在所述周边电路区中形成多个开孔；以及

在所述第二半导体薄膜上形成第三半导体薄膜。

7.一种半导体元件，包括：

基板，具有氧浓度范围在7ppma至10ppma之间以及深度大于5μm的剥蚀区；

第一介电质与第一半导体，所述第一介电质形成于所述基板上且所述第一半导体形成于所述第一介电质上；

多个第一隔离结构，位于所述基板中，且所述多个第一隔离结构包括在多个第一沟槽中的第一绝缘材料，所述多个第一沟槽在存储器阵列区中沿着结晶方向<100>延伸，其中所述多个第一沟槽具有沟槽宽度W1；以及

多个第二隔离结构，位于所述基板中，且所述多个第二隔离结构包括在多个第二沟槽中的第二绝缘材料，所述多个第二沟槽在周边电路区中沿着所述结晶方向<100>延伸，其中所述多个第二沟槽具有沟槽宽度W2，且所述沟槽宽度W1比所述沟槽宽度W2窄。

8.如权利要求7所述的半导体元件，其中在所述存储器阵列区中的所述多个第一沟槽中的所述第一绝缘材料具有高于所述第一介电质的顶表面。

9.如权利要求7所述的半导体元件，其中在所述周边电路区中的所述多个第二沟槽中的所述第二绝缘材料具有顶表面，其高于在所述存储器阵列区中的所述多个第一沟槽中的所述第一绝缘材料的顶表面。

10.如权利要求7所述的半导体元件，其中所述基板在所述剥蚀区下方具有约为1×10¹⁹cm^-3的主体微缺陷。