[发明专利]集成电路的制造方法与半导体元件

说明书

一种集成电路的制造方法，包含在结晶的晶圆的表面形成沟槽，且沟槽沿着结晶方向＜100＞延伸。此晶圆可经历较少的形变，因为当使用旋涂介电材料填满沟槽时引起较少的应力。因此，解决由晶圆形状改变造成的覆盖问题。

本申请主张于2016年3月29日提出申请的美国临时专利申请案第62/314411号的优先权，所述美国临时专利申请的全部内容并入本案供参考。

技术领域

本发明涉及一种集成电路的制造方法，且特别涉及一种使用大的晶圆的集成电路的制造方法。

背景技术

多年以来，已使用硅晶圆以制造集成电路。单一晶圆可经使用以形成大量的集成电路的晶粒，降低平均成本。通常来说，使用越来越大的晶圆为制造的趋势。因此，晶圆的尺寸稳定地增加，使得现在先进的生产线所使用的晶圆具有300mm或更大的直径。

根据借由光显影掩模及其他图案化的技术定义的图案，集成电路的制造包含沉积材料层与刻蚀材料层。在不同层上的图案的对位对于元件的效能及可靠度是重要的。随着特征尺寸愈来愈小，对位的限度(margin)变得更紧且更难以达成。

大的晶圆产生另一个关于对位问题的困难度，因为大的晶圆无法保持完全地平整，而在制造期间弯曲(bow)。弯曲造成对位以及掩模设计的问题。进一步来说，当晶圆为各种形成电路的工艺的对象，弯曲的量会在生产线中的单一晶圆的处理期间改变。

举例来说，弯曲与不同材料与厚度的薄膜的形成有关，其可在晶圆上引起拉伸应力/拉伸应变以及压缩应力/压缩应变。

再者，在经填满各种材料的密集图案中的高深宽比的沟槽的形成会影响弯曲。举例来说，旋转涂布技术可经使用以填满高深宽比的沟槽，但当旋涂材料经固化，其会引起局部的形变，导致晶圆的弯折(bending)或翘曲(warping)。在具有大量的经对位的沟槽的电路中，例如是某种存储器元件，晶圆弯曲的问题会被放大。

在22nm或更小的线宽的技术节点，可看到晶圆的弯折或翘曲会变成重要的问题，且导致制造的错误。此外，由于弯折或翘曲的本质，晶圆会具有碟(dish)或碗(bowl)的形状，其在多于一个方向上引起对位错误，其包含沿着不同半径范围而改变大小的放射状错误。因此，基于弯曲的对位错误难以使用显影的设备修正。

据此，需要提供一种适用于使用大晶圆的高密度结构但降低关于晶圆的弯曲的问题的方法。

发明内容

本发明提供一种集成电路的制造方法，包括提供结晶的晶圆，其具有垂直于结晶方向<100>的表面；在晶圆的表面上形成晶粒的图案，晶粒具有存储器阵列区与周边电路区；以及在存储器阵列区中形成多个平行沟槽，所述平行沟槽沿着特定的结晶方向<100>(与结晶方向[100]及结晶方向[010]等效)延伸。因此，沟槽对位在结晶方向<100>上，故晶圆弯曲的变化降低。

所述集成电路的制造方法还包括在周边区中形成多个周边电路沟槽，其深宽比小于存储器阵列区中的平行沟槽的深宽比。

所述集成电路的制造方法还包括使用旋涂介电材料填满所述多个沟槽。当所述多个沟槽沿着结晶方向<100>延伸，由旋涂介电材料引起的应力所造成的弯曲量降低。

在本技术的另一实施例中，应用热处理以控制晶圆中的氧浓度，以在晶圆的表面下方产生剥蚀区(denuded zone)。此晶圆可表现出较少的晶圆形变。