[发明专利]一种倒装芯片封装的片上系统

说明书

本发明公开了一种倒装芯片封装的片上系统，所述片上系统的第一知识产权IP核只连接模拟电源BUMP和模拟地BUMP，其特征在于，所述第一IP核与所述模拟电源BUMP通过第一导线连接，所述第一IP核和所述模拟地BUMP通过第二导线连接，所述第一导线和第二导线之间连接有第一保护电路。

技术领域

本发明涉及电子产品技术领域，尤其涉及一种倒装芯片封装的片上系统。

背景技术

随着芯片制造工艺不断发展，单位面积的晶片可以集成的门电路不断增多，出现了具有一定功能的整个系统集成到一个芯片中的片上系统(System On a Chip，简称SOC)。最近十年以来，蓬勃发展的消费类电子产品中越来越多应用SOC技术，同时，SOC技术也在缩短设计周期，降低开发成本方面不断进步。

在设计SOC采用flip chip封装的芯片时，芯片内部信号必须通过输入输出单元才能连接到封装的BUMP(一种名为BUMP工艺的芯片封装技术采用的凸块)或bonding pad(一种名为线焊工艺的芯片封装技术采用的焊盘)上，输入输出单元是SOC设计中重要的组成部分，占用了部分芯片面积；而在SOC技术中，缩小芯片面积是降低开发成本的一种主要方式。

发明内容

有鉴于此，本发明实施例提供一种倒装芯片封装的片上系统，可减少输入输出单元的使用，从而减少片上系统芯片的大小。为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种倒装芯片封装的片上系统，所述片上系统的第一知识产权IP核连接模拟电源BUMP和模拟地BUMP，所述第一IP核与所述模拟电源BUMP通过第一导线连接，所述第一IP核和所述模拟地BUMP3通过第二导线连接，所述第一导线和第二导线之间连接有第一保护电路。

上述方案中，数字地BUMP通过第二保护电路连接到所述第二导线上。

上述方案中，所述第一保护电路5与所述模拟电源BUMP之间的距离远小于所述第一保护电路与所述IP核之间的距离；所述第一保护电路与所述模拟地BUMP3之间的距离远小于所述第一保护电路与所述IP核之间的距离。

上述方案中，所述第一导线和/或第二导线为多层金属线。

上述方案中，所述模拟电源BUMP经过第一保护电路至模拟地BUMP间的电阻小于0.2欧姆。

上述方案中，所述数字地BUMP与所述第二保护电路之间通过多层金属线连接，所述第二保护电路与所述第二导线之间通过多层金属线连接。

上述方案中，所述数字地BUMP经过第二保护电路至所述模拟地BUMP间的电阻小于0.2欧姆。

上述方案中，所述第一保护电路包括检测部分、触发部分和释放部分。

上述方案中，所述检测部分包括RC检测电路，所述触发部分包括反相器电路，所述释放部分包括场效应管。

上述方案中，所述第二保护电路包括两个反向并联的二极管。

本发明实施例所提供的倒装芯片封装的片上系统的第一知识产权(IP)核连接模拟电源BUMP2和模拟地BUMP3，所述第一IP核1与所述模拟电源BUMP2通过第一导线7连接，所述第一IP核1和所述模拟地BUMP3通过第二导线8连接，采用BUMP直接连接IP核的方式进行互连相比较现有技术中BUMP和IP核需要通过输入输出单元转接连接，连接更为简单，削减了输入输出单元，节省了芯片面积；同时，第一导线7和第二导线8之间连接的第一保护电路5可有效泄放ESD电流，保证SOC系统正常工作。

附图说明

图1为本发明实施例中的倒装芯片封装的片上系统的部分组成结构示意图；

图2为本发明实施例中的第一保护电路5的电路图；