[发明专利]一种逻辑芯片的升级方法以及升级系统

权利要求书

1.一种逻辑芯片的升级方法，其特征在于，应用于包含主板芯片、逻辑芯片、数据缓冲器、连接器以及开关控制电路的升级系统中，所述逻辑芯片分别与所述主板芯片、所述数据缓冲器以及所述连接器相连，所述开关控制电路分别与所述逻辑芯片、所述连接器以及所述数据缓冲器相连，所述方法至少包括：

在检测到有外部设备接入时，所述连接器将所述外部设备提供的手动升级数据发送给所述逻辑芯片，并向所述开关控制电路发送第一低电平信号，所述第一低电平信号用于使所述开关控制电路截止，并向所述数据缓冲器发送第一高电平信号，所述第一高电平信号用于使所述数据缓冲器处于高阻态；

所述逻辑芯片向所述开关控制电路发送第二高电平信号，所述第二高电平信号用于使所述开关控制电路导通，并向所述数据缓冲器发送第二低电平信号，所述第二低电平信号用于使所述数据缓冲器处于输出状态；

在处于输出状态时，所述数据缓冲器向所述逻辑芯片发送所述主板芯片提供的在线升级数据。

2.如权利要求1所述的方法，其特征在于，所述在线升级数据通过多路信号传输，在所述数据缓冲器向所述逻辑芯片发送所述主板芯片提供的在线升级数据之前，所述方法还包括：

所述逻辑芯片接收所述主板芯片发送的所述多路信号；

所述逻辑芯片根据预设的时间延迟向所述数据缓冲器发送所述多路信号，以使所述多路信号的时序不变。

3.如权利要求1所述的方法，其特征在于，还包括：

所述逻辑芯片接收从属逻辑芯片发送的标识信号；

所述逻辑芯片根据所述标识信号的频率确定所述从属逻辑芯片的身份标识；

所述逻辑芯片根据所述身份标识确定所述从属逻辑芯片的升级数据，并将所述从属逻辑芯片的升级数据发送给所述从属逻辑芯片。

4.如权利要求1所述的方法，其特征在于：

所述开关控制电路包含MOS管，所述MOS管的栅极分别与所述连接器和所述逻辑芯片相连，所述MOS管的漏极分别与输出电源和所述数据缓冲器相连，所述MOS管的源极接地。

5.如权利要求2所述的方法，其特征在于，还包括：

所述逻辑芯片将与所述主板芯片连接的区域的电压调整为所述主板芯片的工作电压；

所述逻辑芯片将与所述数据缓冲器连接的区域的电压调整为与所述工作电压匹配的电压。

6.一种逻辑芯片的升级系统，其特征在于，包括主板芯片、逻辑芯片、数据缓冲器、连接器以及开关控制电路，所述逻辑芯片分别与所述主板芯片、所述数据缓冲器以及所述连接器相连，所述开关控制电路分别与所述逻辑芯片、所述连接器以及所述数据缓冲器相连，其中：

所述连接器，用于在检测到有外部设备接入时，将所述外部设备提供的手动升级数据发送给所述逻辑芯片，以及向所述开关控制电路发送第一低电平信号；

所述逻辑芯片，用于向所述开关控制电路发送第二高电平信号；

所述开关控制电路，用于在接收到第一低电平信号时将自身截止，并向所述数据缓冲器发送第一高电平信号，以及在接收到第二高电平信号时将自身导通，并向所述数据缓冲器发送第二低电平信号；

所述数据缓冲器，用于在接收到第一高电平信号时，将自身的状态调整为高阻态，以及在接收到第二低电平信号时，将自身的状态调整为输出状态，并向所述逻辑芯片发送所述主板芯片提供的在线升级数据。

7.如权利要求6所述的升级系统，其特征在于，所述在线升级数据通过多路信号传输，所述逻辑芯片还用于：

接收所述主板芯片发送的所述多路信号；

根据预设的时间延迟向所述数据缓冲器发送所述多路信号，以使所述多路信号的时序不变。

8.如权利要求6所述的升级系统，其特征在于，还包括从属逻辑芯片，

所述逻辑芯片还用于：

接收所述从属逻辑芯片发送的标识信号；

根据所述标识信号的频率确定所述从属逻辑芯片的身份标识；

根据所述身份标识确定所述从属逻辑芯片的升级数据，并将所述从属逻辑芯片的升级数据发送给所述从属逻辑芯片。