[发明专利]一种逻辑芯片的升级方法以及升级系统

说明书

本发明公开了一种逻辑芯片的升级方法，在检测到有外部设备接入时，连接器将外部设备提供的升级数据发送给所述逻辑芯片，并向开关控制电路发送第一低电平信号，以使数据缓冲器处于高阻态；逻辑芯片向所述开关控制电路发送第二高电平信号，以使数据缓冲器处于输出状态；在处于输出状态时，数据缓冲器向逻辑芯片发送主板芯片提供的升级数据。从而，在向逻辑芯片手动加载数据时，隔绝了主板芯片信号的影响。并且由于所有的操作均可以自动的完成，提高了逻辑芯片升级的效率，满足了大规模化生产的需求。同时本申请还提出了一种逻辑芯片的升级系统。

技术领域

本发明涉及通信技术领域，特别涉及一种逻辑芯片的升级方法，同时本申请还涉及一种逻辑芯片的升级系统。

背景技术

逻辑芯片(如CPLD等)程序在线升级广泛应用在单板设计中，采用在线升级的方式可以显著提高生产效率和后期维护效率，降低设备成本，并且有助于提高设备的智能化。

然而，在逻辑芯片程序在线升级的过程中，存在以下的问题：

1、为了使单板能正常工作，在单板首次上电之前需要手动给逻辑芯片加载程序，但这时主板芯片(CPU)的信号会对手动加载有干扰。对此，现有技术的解决方案是在逻辑芯片和主板芯片之间加跳线防止主板芯片的干扰。

2、主板芯片和逻辑芯片之间的数据传输，由于信号传输的时延或者主板芯片GPIO缺陷，使得JTAG信号在主板芯片和逻辑芯片之间可能存在时序不匹配的问题。对此，现有技术的做法是通过调试逻辑芯片外部的硬件电路参数，来控制信号传输的时延，进而实现JTAG信号在主板芯片和逻辑芯片之间时序的匹配。

3、如果1种主控板对应多个背板，由于各个背板间缺乏相应的标识，使得在对不同背板逻辑首次在线加载时，主控板难以正确识别背板以至于不能首次正确加载逻辑。对此，现有技术的做法是在背板上放置一些产生背板ID的电阻网络，一般是通过电阻的上下拉组合来进行区分。比如，如果有4块背板，为了区分开来，一般最少需要有占用2个主板I/O口，4个电阻组合分别为00,01,10,11。如果有N块背板，最少需要占用n根主板I/O口，且需满足2ⁿN。

4、随着目前主板芯片不断低压化，主板芯片的I/O口电压可能和逻辑芯片工作电压不匹配，这将会影响主板芯片与逻辑芯片的数据传输过程。对此，现有技术的做法是在主板芯片和逻辑芯片之间加上电平变换电路来使二者之间的电压达到匹配。

申请人在实现本申请的过程中，发现现有技术中至少存在以下问题：

1、在逻辑芯片和主板芯片之间加跳线来避免主板芯片信号干扰的方法，由于需要在现场操作时增加跳线，增加了操作工序，降低了升级的效率，不利于规模化的生产。

2、采用调整试逻辑芯片外部的硬件电路参数来实现主板芯片和逻辑芯片之间时序匹配的方法，实现起来复杂，且时序控制不准确，只适应于小范围的调整。

3、采用电阻网络产生背板标识ID的方法，由于产生背板ID的信号占用很多主板逻辑芯片的I/O口及主板和背板连接器PIN的数量，不利于扩展。

4、在逻辑芯片和主板芯片之间电平变换电路来使二者之间的电压达到匹配的方法，由于需要增加电平变换电路，增加了升级的成本。

因此，如何降低主板芯片的信号对手动加载程序有干扰，实现准确的向逻辑芯片手动加载程序，同时提高加载程序的效率，以及操作的简便性，成为本领域技术人员亟待解决的技术问题。

发明内容