[发明专利]MTP存储阵列

说明书

MTP存储阵列，所述MTP存储阵列包括：多个存储单元、位线差分电路、源线差分电路、位线电流检测电路和源线差分开关电路；各个所述存储单元的位线分别通过对应的位线驱动电路与所述位线电流检测电路和所述位线差分电路耦接，源线通过所述源线差分开关电路与源线差分电路耦接；所述位线电流检测电路，适于对从位线流向源线方向的电流进行检测；所述源线差分开关电路，适于当确定从位线流向源线方向的电流大于或等于预设的阈值时，控制源线与源线差分电路断开连接；当确定从位线流向源线方向的电流小于所述阈值时，控制源线与源线差分电路导通。上述的方案，可以提高MTP存储阵列运行可靠性。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种MTP存储阵列。

背景技术

存储阵列，由大量的存储单元组成，每个存储单元能存放1位的二值数据0或1。通常，存储阵列中的存储单元排列成N*M的矩阵形式，也即是将多个磁盘组成的阵列，作为单一磁盘使用。

其中，多次可编程(Multi Time Programmable，MTP)存储阵列是存储阵列中的一种，是一种新型的存储器。与其他的非易失性存储器相比，MTP存储阵列具有与独特的工作机制。

但是，现有的MTP存储阵列在运行时存在着可靠性差的问题。

发明内容

本发明实施例要解决的技术问题是如何提高MTP存储阵列运行的可靠性。

为了解决上述问题，本发明实施例提供一种MTP存储阵列，所述MTP存储阵列包括：多个存储单元、位线差分电路、源线差分电路、位线电流检测电路和源线差分开关电路；各个所述存储单元的位线分别通过对应的位线驱动电路与所述位线电流检测电路和所述位线差分电路耦接，源线通过所述源线差分开关电路与源线差分电路耦接；所述位线电流检测电路，适于对从位线流向源线方向的电流进行检测；所述源线差分开关电路，适于当确定从位线流向源线方向的电流大于或等于预设的阈值时，控制源线与源线差分电路断开连接；当确定从位线流向源线方向的电流小于所述阈值时，控制源线与源线差分电路导通。

可选地，所述位线电流检测电路包括反相器、第一电流镜电路和第二电流镜电路；所述第一电流镜电路的输入端通过对应的位线驱动电路与位线耦接，输出端与所述反相器的输入端耦接；所述第二电流镜电路的输入端与预设的参考电流耦接，输出端与所述反相器的输入端耦接；所述反相器的输出端与所述源线差分开关电路耦接。

可选地，所述第一电流镜电路包括第一PMOS管和第二PMOS管；所述第一PMOS管的源端与所述第二PMOS管的源端耦接；所述第一PMOS管的漏端作为所述第一电流镜电路的输出端；所述第一PMOS管的栅端与所述第二PMOS管的栅端和漏端耦接，作为所述第一电流镜电路的输入端。

可选地，所述第二电流镜电路包括第一NMOS管和第二NMOS管；所述第一NMOS管的漏端和栅端与所述第二NMOS管的栅端和所述参考电流耦接，作为所述第二电流镜电路的输入端；所述第二NMOS管的源端与所述第一NMOS管的源端耦接；所述第二NMOS管的漏端作为所述第二电流镜电路的输出端。

可选地，所述位线电流检测电路包括第一电阻、第二电阻和比较器；所述第一电阻的第一端与所述位线差分电路耦接，并通过对应的位线驱动电路与对应的位线耦接；所述第一电阻的第二端与所述第二电阻的第一端和所述比较器的反向输入端耦接，所述第二电阻的第二端与地线耦接；所述比较器的正向输入端与预设的参考电压耦接，输出端与所述源线差分开关电路的输入端耦接。

可选地，所述源线差分开关电路包括电平转换电路、第三NMOS管；所述电平转换电路的输入端与所述位线电流检测电路的输出端耦接，输出端与所述第三NMOS管的栅端耦接；所述第三NMOS管的漏端与所述源线差分电路耦接，所述第三NMOS管源端与所述源线耦接；所述电平转换电路还与所述源线差分电路耦接。

可选地，所述第三NMOS管的源端还通过第三电阻与地线耦接。