[发明专利]包括三维结构的半导体存储器装置及其制造方法

权利要求书

1.一种半导体存储器装置，其包括：

衬底，其包括单元区和在所述单元区之间的接触区；

介电结构，其在所述接触区之上形成；

存储块，其具有分别在所述单元区之上形成的单元部分、在所述接触区之上形成并联接所述单元部分的联接部分以及容纳所述介电结构的通过部分；

外围电路，其在所述衬底之上所述存储块之下形成；

底部线路，其设置在所述存储块和所述外围电路之间，所述底部线路与所述外围电路电联接；

顶部线路，其设置在所述存储块之上；以及

接触插塞，其穿过所述介电结构并将所述底部线路和所述顶部线路联接。

2.根据权利要求1所述的半导体存储器装置，其中所述介电结构具有从顶部看在所述存储块的纵长方向延伸的细长形状。

3.根据权利要求1所述的半导体存储器装置，其进一步包括：

缝隙，其在所述介电结构和所述存储块之间形成；以及

介电侧壁层，其填充在所述缝隙中。

4.根据权利要求3所述的半导体存储器装置，其中所述介电侧壁层包括氧化物基材料。

5.根据权利要求1所述的半导体存储器装置，其进一步包括：

穿过所述联接部分的至少一个支撑部。

6.根据权利要求5所述的半导体存储器装置，其中所述支撑部包括氧化物基材料。

7.根据权利要求1所述的半导体存储器装置，其中所述单元部分和所述联接部分包括：

交替堆叠的导电线和层间介电层；以及

沟道层，其穿过所述单元区的导电线和层间介电层。

8.根据权利要求7所述的半导体存储器装置，其中所述外围电路包括用于向所述导电线提供工作电压的通过晶体管。

9.根据权利要求1所述的半导体存储器装置，其中所述顶部线路由电阻比形成所述底部线路的材料的电阻小的导电材料形成。

10.一种用于制造半导体存储器装置的方法，其包括：

在包括单元区和在所述单元区之间的接触区的衬底之上形成外围电路；

在所述外围电路之上形成底部线路，所述底部线路与所述外围电路电联接；

在所述底部线路之上堆叠层间介电层和牺牲层的交替层；

形成用于将所述接触区的层间介电层和牺牲层分为第一部分和第二部分的第一缝隙，其中所述第一部分与所述单元区的层间介电层和牺牲层是连续的，所述第二部分通过所述第一缝隙与所述第一部分和所述单元区的层间介电层和牺牲层分离，从而利用所述第二部分形成介电结构；

形成填充所述第一缝隙并且包围所述介电结构的介电侧壁层；

形成通过所述层间介电层和所述牺牲层的第二缝隙；

利用作为蚀刻掩膜的所述介电侧壁层去除由所述第二缝隙暴露的所述牺牲层，从而保持包括在所述介电结构中的所述牺牲层；

在去除所述牺牲层的空间中形成导电材料从而形成导电线；

形成与所述底部线路电联接的通过所述介电结构的接触插塞；以及

形成与所述接触插塞电联接的顶部线路。

11.根据权利要求10所述的方法，其进一步包括：

在形成所述第二缝隙之前，形成穿过所述接触区的层间介电层和牺牲层的第一部分的通孔；以及

形成填充所述通孔的支撑部。

12.根据权利要求11所述的方法，其中形成所述通孔与形成所述第一缝隙同时执行。

13.根据权利要求11所述的方法，其中形成所述支撑部与形成所述介电侧壁层同时执行。

14.根据权利要求11所述的方法，其中所述支撑部和所述介电侧壁层由具有不同于所述牺牲层的蚀刻选择性的材料形成。